前言：中文期刊網(wǎng)精心挑選了電子設計技術(shù)范文供你參考和學習，希望我們的參考范文能激發(fā)你的文章創(chuàng)作靈感，歡迎閱讀。

電子設計技術(shù)范文1

【關(guān)鍵詞】技工院校；設計競賽；電子信息；應用能力

引言

新課程改革開放以來，不少技工院校的辦學方式和教學機制都在發(fā)生轉(zhuǎn)變，這就使得電子教學的改革漸漸浮出水面，受到有關(guān)技工院校的重視。電子設計競賽作為推動學生掌握電子技能的一項重要活動，考驗學生的隨機應變能力和綜合素質(zhì)能力，需要電子信息類院校予以關(guān)注。大學生電子設計競賽的概念是從1993年提出的，到今天為止已有相當長的歷史，歷屆電子設計大賽都取得了圓滿的成果。由此可見，電子設計類的競賽對促進技工院校學生的信息技術(shù)能力和教學體系的改革有著重要的作用，為學生綜合職業(yè)技術(shù)能力的培養(yǎng)提供了有利條件。全國性的大學生電子設計競賽是基于面向大學生這一群體提出的，對培養(yǎng)大學生的創(chuàng)新精神、團隊協(xié)作精神、手動操作能力有益，關(guān)注電子設計競賽對電子教學的作用，可以為學生專業(yè)能力的提高制定出有針對性的舉措。

1設計競賽對教學制度的作用

電子信息技術(shù)不斷發(fā)展，傳統(tǒng)的教學模式已無法適應變化的教育局勢，舊的管理模式也逐漸被新的管理方式所替代。現(xiàn)如今市場需要的是高素質(zhì)的人才，無論是職業(yè)素養(yǎng)還是技術(shù)水平都是重點關(guān)注的內(nèi)容，所以，實行教學改革對提高整體教學質(zhì)量有重要意義。學校從具體條件出發(fā)，結(jié)合學生實際，提出培養(yǎng)方案，在教學改革的過程中占據(jù)了舉足輕重的作用。

1.1完善師資隊伍建設

設計類的競賽不僅可以提升學生的實際操作能力，還能對電子教學中教師素質(zhì)進行檢測。學生光光有理論儲備是不夠的，在電子設計競賽的過程中，經(jīng)過系統(tǒng)的培訓和實戰(zhàn)經(jīng)歷的積累，才能夠保證學生在這個過程中提高自身綜合能力，教師在這個競賽活動中的作用是不可小覷的，評價學生的綜合能力和發(fā)揮狀況，為他們今后積累更多經(jīng)驗奠定基礎。此外，部分院校在電子競賽的過程中也會增派專業(yè)教師，在競賽中對學生進行更好指導。年輕的學科教師也可以完善自身的教學研究目標，在一定程度上擴大了教師隊伍建設，形成更好的學術(shù)氛圍。

1.2建立完善的教學體系

在電子技術(shù)基礎課程中，有部分知識點是需要掌握的。例如模擬電路設計的整個過程和電路模擬過程的順序是不能夠被忽視的。電子設計競賽推出之后，新的教學理念和內(nèi)容也隨之出現(xiàn)，分析單元集成電路變得簡單易行。電子技術(shù)是一項專業(yè)性很強的學科，考驗學生的動手操作能力和團隊協(xié)作能力，在電子競賽的過程中，學生學到的知識要比聽課時學到得多。教學過程中利用系統(tǒng)性更強的專業(yè)知識，可以保證學生在學習過程中能夠更快適應和掌握知識脈絡，這對學生綜合能力的培養(yǎng)有重要意義。電子設計類競賽可以幫助教師形成較為完善的教學體系，為今后更好的設計相關(guān)教研活動打下基礎。

1.3加強電子設計自動化

這個方面主要指的是利用前沿的電子科技，從而在電子競賽的過程中，保證學生能夠?qū)W到更多的東西，這實際上是對電子技術(shù)的更新和升級，對學生進一步接觸電子設計有關(guān)的設備有重要意義。ASIC和EDA是兩項最受歡迎的電子技術(shù)，熟練的使用可幫助學生快速學會電子設計，讓他們在電子競賽中取得良好成績，進而形成良性循環(huán)，也就是利用技術(shù)在比賽中獲得勝利。目前，雖然我國有少部分高校已開通EDA的課程，但是設計數(shù)量較少。電子競賽是學生發(fā)散創(chuàng)新思維，挖掘自我潛力的重要平臺，不少學生在競賽中更加容易找到自己的人生目標和方向，競賽對他們的教育意義是相當大的。通過開展EDA式教學模式，建立專業(yè)的電子設計實驗室和科學化的研究方案，可以促進學生電子設計能力邁上一個臺階。

1.4改革考察制度

考試對所有在校學生來說，都是相當重要的。這是由我國現(xiàn)階段教育體制所決定的。但是，國內(nèi)的就業(yè)形勢又在朝著培養(yǎng)全能型人才目標的方向前進著。這就說明，對考試制度進行變革，在一定程度上可以使學生綜合素質(zhì)得到提高。電子設計競賽這項實踐活動，可以培養(yǎng)學生的動手操作能力，不管是初賽的準備工作還是決賽的心理素質(zhì)考驗，都在潛移默化的改變著學生的整體素質(zhì)。往往創(chuàng)新性競賽中出眾的學生都會被企業(yè)所看重，學校將電子設計競賽作為期末考試成績的衡量指標之一，有條件的把學生傳遞到電子競賽的環(huán)節(jié)中去，學生積極參與到電子設計競賽，從而為他們的實踐能力打下良好基礎。

2設計競賽對電子教學活動的作用

電子設計競賽促進教學制度更新，而關(guān)注電子設計比賽過程對改變教師原有的教學方法也有關(guān)鍵性影響。通過研究電子競賽的整個過程，結(jié)合課堂中的授課要點、重難點知識和講課方法來對教學方法進行改造，據(jù)此歸納出的教學方法對教學質(zhì)量的提升也有較大益處，主要體現(xiàn)在以下幾個方面。

2.1對實踐內(nèi)容進行改造

實驗對提高學生動手操作能力有積極意義，學生在電子競賽活動中，經(jīng)過不斷的實踐操作，掌握一些實驗要領和電子技術(shù)的重要知識點，促使他們在今后的學習活動中樹立起看待問題的正確態(tài)度和科學的分析方法論。例如在講授《計算機控制技術(shù)》的課程時，教師通過改變原有的實驗模式，讓學生先進行自主實驗，實驗之后保留學生的疑問，之后再向他們講述課程要領，以此來加深他們的印象。

2.2對課堂活動進行改造

這個部分主要體現(xiàn)在對教學方法的改造上，教師將電子競賽活動中對學生影響較大的成分貫穿于教學中，能夠起到事半功倍的教學效果。教學方法主要有多媒體教學、實驗直觀式教學、應用型教學等幾種，其中，多媒體教學是指運用現(xiàn)代有利的優(yōu)秀教學模式和資源，在進行計算機教學的過程中，利用網(wǎng)絡上已有的優(yōu)秀教學課件，能夠比教師自己重做課件來得輕松，效率也會比之前的高，從而達到更好的教學成果。實驗式教學主要是通過教師攜帶教學器材，讓學生真實感知計算機原理的直觀性，增加教學中的實驗成分，利用實驗加強學生對抽象概念的理解，電子設計原理也不再模糊和晦澀難懂。課程標準的改革將學生的知識掌握和實際應用結(jié)合在一起，在對計算機相關(guān)課程進行講解的過程中，教師要是能夠及時關(guān)注到工程設計和課堂學習之間的密切聯(lián)系，在講述知識點之前設計出和工程有關(guān)的編程，從而獲得良好的教學效果，這樣學生理解起來更清晰，另外，使用這種教學方法之后，學生將來也能迅速適應工作需求。

3結(jié)束語

電子設計競賽是改變教學方法和掌握學生學習情況的重要平臺。對學生而言，參加電子競賽活動是挖掘自己潛力的方式，也是將來發(fā)展的契機。對學校而言，加大理論和實踐教學的相互貫通，能夠建立起科學的人才培養(yǎng)方案。此外，有關(guān)教師也應該積極重視教學引導的作用，關(guān)注學生的學習狀態(tài)，投身于創(chuàng)新型的師資隊伍建設，只有教師在教學活動中關(guān)注到創(chuàng)新的作用，學生才能以創(chuàng)新的精神要求自己，真正成為創(chuàng)新型人才。

參考文獻

電子設計技術(shù)范文2

關(guān)鍵詞：現(xiàn)場可編程門陣列（FPGA）；電子設計；可編程片上系統(tǒng)

中圖分類號：TN409 文獻標識碼：A 文章編號：1674-7712 （2013） 12-0000-01

FPGA即現(xiàn)場可編程門陣，是一種半定制專用集成電路（ASIC），這個可編程器件的研發(fā)主要是為了解決ASIC的不足和PLD電路數(shù)的缺點。其包含了可配置邏輯模塊、輸出輸入模塊和內(nèi)部連線三個部分。由于其新的特點和高的運用價值，所以在電子設計中得到了十分廣泛的運用。本文就基于FPGA的一些特點結(jié)合電子設計的運用進行探討，得出FPGA在電子設計中的運用方面的結(jié)論。

一、FPGA的簡介和特點

FPGA是以可編程陣列邏輯、通用陣邏輯、可編程邏輯器件為基礎發(fā)展起來的，從簡單的接口電路設計到復雜的狀態(tài)機，甚至系統(tǒng)級芯FPGA都扮演著十分重要的角色。其主要的特色就是現(xiàn)場可編程序性，這一點運用到電子設計中，可以靈活地進行控制，縮短產(chǎn)品上市的時間。其采用了邏輯單元陣列的概念，與傳統(tǒng)的編輯電路和門列陣相對比而言，F(xiàn)PGA具有不同的結(jié)構(gòu)，它運用的是小型的查找表實現(xiàn)了組合邏輯的編輯，每一個表對應一個D觸發(fā)器，而這個觸發(fā)器正好驅(qū)動相匹配的I/O，這樣的組合模式正好完成了既可實現(xiàn)組合編輯又可以進行時序編輯的功能，這些每一個相鄰模塊運用金屬線連接。通過內(nèi)部靜態(tài)存儲單元和編程數(shù)據(jù)，實現(xiàn)邏輯編輯的功能。

FPGA的特點：（1）FPGA特有的可編程片上的特點，就是指設計專用的集成電路的時候，用戶不需要投片生產(chǎn)，可直接合成芯片；（2）FPGA以其可由簡單接口到復雜接口的設計特點可以作為全定制或者半定制的專用集成電路的中試樣片；（3）就其特殊的結(jié)構(gòu)而言，其內(nèi)部含有極為豐富的觸發(fā)器和I/O引腳；（4）設計周期短，開發(fā)費用低，風險小。

二、電子設計

電子設計技術(shù)是指面向?qū)Ｓ眉呻娐吩O計的計算機技術(shù)，在和傳統(tǒng)的ASIC的相對比而言，電子設計的性質(zhì)更加偏向于自動化，所以它具備了幾個很突出的特點：（1）設計時是全過程的設計，在整個集成電路中的電路系統(tǒng)、硬件、軟件和仿真等包括在內(nèi)都由計算機完成；（2）與傳統(tǒng)的設計不同，電子設計主要擔任了兩方面的角色，一個是主動的設計者一個是被動的使用者，二者結(jié)合就可以直接運用于客戶了；（3）實現(xiàn)的途徑相對而言更加具有選擇性，除了FPGA以外還有CPLD等可編程器件來運用于電子設計當中，但是FPGA的運用較為廣泛。電子設計由于其可大規(guī)模地進行編程，并且實現(xiàn)了自動化，在用戶體現(xiàn)上的優(yōu)勢，所以成為了近年來主要的技術(shù)。

三、FPGA在電子設計中的運用

由于市場的競爭十分地激烈，在相應的集成電路的設計中，要有一席之地就需要在電子設計中運用很好的可編程器件，這些器件和傳統(tǒng)的相對比而言需要更好的適應市場的能力。

（一）符合電子設計要求的器件的發(fā)展

可編程邏輯器件即PLD在電子設計中的運用應該是數(shù)百萬門的大規(guī)模的器件，其中為代表的就是將近10萬門宏的FPGA。FPGA的主要結(jié)構(gòu)中包括了一個復雜的電路系統(tǒng)，這樣的電路系統(tǒng)是為了迎合電子設計中的需要一個或者多個嵌入式系統(tǒng)處理器，以及控制模板和對應實現(xiàn)控制的通信口而存在的。FPGA正好滿足所有的針對于電子設計的關(guān)于大規(guī)模器件的要求，再加上其獨有的可編程片上系統(tǒng)，可以直接裝入一個芯片，不需要投片生產(chǎn)，即能滿足所謂的SOPC的設計。

電子設計和傳統(tǒng)的專用集成電路設計最大的不同就是它的多種專用端口，在FPGA中的一些開發(fā)的型號器件，這些器件的主要特點就是其嵌入式的系統(tǒng)塊設計，一切的功能都是采用系統(tǒng)塊的嵌入式結(jié)合而實現(xiàn)的，在這樣的一種將處理器和傳統(tǒng)器件的優(yōu)勢相結(jié)合，創(chuàng)造出的性價比極高的FPGA，適用于電子設計上是十分有利的，針對于自動化的專門集成電路的設計，這樣一來可以避免很多不必要的缺點，包括其中的成本問題和高揮發(fā)性的問題。總之，F(xiàn)PGA的開發(fā)適應了針對于電子設計的一系列的要求是很好的可編程器件。

綜上可知，F(xiàn)PGA的研發(fā)，結(jié)合了傳統(tǒng)的各類可編程器件的優(yōu)勢和作用，真正地運用于專門集成電路的自動化設計即電子設計是十分有用的。其可自帶編程片上系統(tǒng)，可以就復雜或者簡單的芯片的使用，其能耗低可以節(jié)省運行的成本，其多種專用端口和附加功能模塊的使用可以更加適用于多端口的電子設計上。

（二）植入了嵌入式系統(tǒng)處理器后的FPGA運用于電子設計

在FPGA中植入嵌入式系統(tǒng)處理器是很有必要的，來解決系統(tǒng)的體積、能耗和可靠性等問題。在現(xiàn)行的嵌入式系統(tǒng)中大多都是采用了ARM的32位知識產(chǎn)權(quán)處理器核的器件，但是在運用于電子設計領域之中，主要的還是要迎合其對于處理器多接口的要求，如果直接就將二者結(jié)合，那么系統(tǒng)運行時的體積和能耗必然會增加而系統(tǒng)可靠性就相應地減少了。將嵌入式系統(tǒng)直接植入到電子設計所使用的FPGA中可以很好地解決這個問題，一般采用的是將知識產(chǎn)權(quán)核以硬核的形式植入，和FPGA的可編程邏輯資源以及IP軟核相融合，代替原來的FPGA中的硬核的功能。運用于電子設計之中，就是將FPGA的硬件設計和實現(xiàn)了硬件和處理器的強大的軟件功能相結(jié)合起來，相輔相成實現(xiàn)了一種高效的全新的SOC。

（三）以FPGA為基礎的DSP系統(tǒng)在電子設計中的運用

在電子設計當中的DSP處理器必不可少的，但是在過去的電子設計行業(yè)中，大多都是利用DSP應用系統(tǒng)，但是其存在的缺點在市場快速發(fā)展的過程中得以顯現(xiàn)，比如處理的速度、硬件的靈活性或者是效率等方面。

FPGA具有大容量、高速度D的優(yōu)良特性。所以FPGA為基礎而開發(fā)的DSP系統(tǒng)可以借助其數(shù)字信號處理的能力以及靈活的配置特性來彌補傳統(tǒng)的工具的不足，配套的嵌入式先進工具的開發(fā)是很好的一種和傳統(tǒng)相銜接又進行優(yōu)化的形式。

電子設計的流程都是自頂向下的順序，這樣的一種特點就表示它是與硬件完全無關(guān)的一種系統(tǒng)設置，以FPGA為基礎發(fā)展起來的DSP系統(tǒng)就是基于這種設計流程的，在仿真測試上，利用了Matlab提供的IP核來完成，接著的轉(zhuǎn)型是通過SignaiCompiier來進行的，將設計的模型轉(zhuǎn)化成了RTL，在此基礎上進行時序的仿真，實現(xiàn)硬件DSP系統(tǒng)的仿真測驗。

以FPGA為基礎的DSP系統(tǒng)，是結(jié)合了FPGA的大容量、高速度的優(yōu)勢發(fā)展起來的，并且與電子設計中的自頂向下的結(jié)構(gòu)順序相適應，對于現(xiàn)今市場上存在的硬件靈活性、開發(fā)效率和知識產(chǎn)權(quán)等許多方面存在難以克服的缺點來進行的改進，很有市場利用價值。

（四）在電子設計的處理器上運用

在通信領域的電子設計技術(shù)運用是十分廣泛的，將FPGA和一般的處理器相結(jié)合來實現(xiàn)通信是稀松平常的一件事。但是真正地將二者相結(jié)合還是十分有挑戰(zhàn)的，利用FPGA實現(xiàn)高性能的處理器是很有前景的。

如果采用FPGA直接來武裝電腦，就會形成超級電腦的概念，由于FPGA擁有獨特的嵌入式的微處理器，所以結(jié)合他的可重配置的特性就可以對于現(xiàn)場的具體情況來配置整理文件。從而使得同一硬件電路結(jié)構(gòu)在不同的時間段，形成不同的等效硬件結(jié)構(gòu)以高效地對付不同的處理任務。例如，此類超級計算機某一段時間可以用于預報全球天氣狀況，下一時間則能用于根據(jù)某一公司的主要利率對沖情況來評估債券市場的風險，然后又可進入基因組合核對的分析等等。利用FPGA發(fā)展的電子設計的處理器雖然還研究地不夠深入，但是真正的研究出來的成果是十分符合現(xiàn)今的電子設計市場對于處理器的功能需求的。

四、總結(jié)

FPGA技術(shù)，即現(xiàn)場可編程門陣，在電子設計領域的運用可以說是十分重要和廣泛的。本文就FPGA的主要特點進行了簡單的描述，其具有的片上可編程序性是很有特色的一個特點，基于這樣的一種設計也可以開發(fā)出很好的功能。在電子設計上的運用，主要體現(xiàn)在器件的革新，嵌入式的處理器在設計FPGA時的運用和電子設計相結(jié)合，還有DSP系統(tǒng)的革新，以及電子設計處理器的運用等，這些運用足以見得FPGA在電子設計領域的重要性。

參考文獻：

[1]朱明程.FPGA原理及應用設計[M].北京：北京電子工業(yè)出版社，1994.

[2]劉麗華，辛德祿，李本俊.專用集成電路設計方法[M].北京：北京郵電大學出版社，2000.

電子設計技術(shù)范文3

關(guān)鍵詞：全國大學生電子設計競賽，教學改革，電子技術(shù)，本科

 

0.引言

作為全國最高規(guī)格的學生電子類競賽，全國大學生電子設計競賽一直引導高校在實驗教學中注重培養(yǎng)大學生創(chuàng)新能力、協(xié)作精神和理論聯(lián)系實際的學風。[1]每一屆的競賽都涌現(xiàn)出許多優(yōu)秀的、動手能力強的電子人才，但另一方面，也暴露了現(xiàn)今高校電子類本科教學的許多不足之處。

在全國大學生電子設計競賽中，參賽的大多是每所高校最具動手能力的學生。但從交作品的情況看，即便是優(yōu)秀學生，某些學生的電子設計水平還是明顯不足：有的學生拿不出一點成果，既沒有硬件電路，也沒有軟件程序，甚至沒有設計論文；有的參賽學生雖然把一些硬件電路板做出來了，卻因為程序調(diào)試不通過，即使設計論文寫得再好，也沒有達到題目的基本要求。而從這些學生的參賽過程，可以分析其在電子設計方面存在的主要問題。

1.知識面窄

面對競賽題目，方案選型、實際產(chǎn)品制作，學生表現(xiàn)出知識面非常狹窄，思維不夠活躍，不能夠提出多種設計方案來選擇。根本原因在于學生甚至個別教師，在教與學過程中都過于注重教科書的個別經(jīng)典案例，而對實際應用、設計思路卻知之甚少，導致面對設計題目時不知所措。論文大全。

因此，電子專業(yè)教學中就要加入大量的關(guān)于電子設計、應用的內(nèi)容。應該在保證基礎知識的前提下，適當剔除對實際應用意義不大而偏重理論研究的內(nèi)容，將這些內(nèi)容留給考研學生或研究生學習。另外，集成技術(shù)和芯片封裝飛速發(fā)展，要求我們在教學過程中強調(diào)基本原理、基本分析方法的同時，增加新器件和專用集成電路內(nèi)容，使基本原理和實際應用有機結(jié)合，進而著重分析由功能單元構(gòu)成的通用集成電路的應用。因此，應該根據(jù)社會的需求和電子設計競賽的內(nèi)容增加介紹一些新集成電路和可編程器件等教學內(nèi)容。同時，還可以組織開展一些跟電子設計有關(guān)的選修課、講座以及技能訓練活動，以提高學生的專業(yè)水平、開拓學生的專業(yè)視野。

2.實踐動手能力較弱

部分學生雖然做過相關(guān)課程的實驗、實習，但制作實際產(chǎn)品時卻不知從何做起，基本的電子制作技能較差，不能做到布線規(guī)范、焊接牢固、懂得排除故障等等。若一個電子設計者不掌握這些技能，那么他不可能把自己的設計成果做成實物來調(diào)試，也就不能驗證其設計的合理性。論文大全。因此，這些都是把電子產(chǎn)品付諸實際的基礎技能。而部分學生缺乏技能鍛煉，能力亟待提高。

要解決這個問題，建議壓縮純理論的教學內(nèi)容，把時間留給學生多做實驗、多做實習、多做電子產(chǎn)品的設計，而且學生要有足夠的時間把這些實踐練習仔細做、重復做。譬如電子工藝實習時，制作電子產(chǎn)品的每一步驟都應該讓學生操作：從電子元器件（包括貼片元件）的識別與檢測，到印制電路板的設計、制作，再到電子元器件的安裝、焊接（包括拆焊），整機調(diào)試、測試，最后寫出總結(jié)報告。整個過程缺一不可，而且應該在實習中安排若干件電子產(chǎn)品，讓學生通過這幾件產(chǎn)品把每個步驟都重復幾遍。只有這樣，學生才會練就制作電子產(chǎn)品的功底，在真正設計電路的時候，就會減少因為制作上的失誤而導致調(diào)試失敗、產(chǎn)品完成不了的機會。

3.綜合運用知識能力差

一個電子產(chǎn)品的開發(fā)，包括方案論證、器件選取、單元電路調(diào)試、電路圖的設計、電路板的制作、程序編寫、調(diào)試及系統(tǒng)測試等內(nèi)容。這一方面要求設計者有很強的系統(tǒng)概念，對整個方案的選取有宏觀的把握；另一方面，又要求設計者對每個單元電路有相當?shù)陌盐铡Ｔ陔娮酉到y(tǒng)的設計中，部分學生會因一個很小的細節(jié)問題而導致整個系統(tǒng)最終失敗或開發(fā)停滯不前。而另外一些學生，雖然對每個知識點都熟悉，但是多個知識點結(jié)合起來，關(guān)系錯綜復雜，多個模塊組合成一個系統(tǒng)的時候，駕馭能力明顯力不從心，綜合應用所學知識的能力不強。論文大全。

學生出現(xiàn)此問題，歸根結(jié)底是因為他們?nèi)狈﹄娮釉O計的鍛煉。所以，可以改變以理論帶動教學的傳統(tǒng)思維，嘗試以典型產(chǎn)品來帶動電子技術(shù)理論課程的教學，能使理論與實踐結(jié)合，提高教學效果。譬如以電子時鐘作為主題，當學生學習數(shù)字電子技術(shù)時，教師引導學生利用數(shù)字集成電路芯片設計一款電子時鐘；當學生學習單片機技術(shù)時，教師引導學生采用軟件和硬件相結(jié)合的思想重新設計一款電子時鐘，用與之前完全不同的電路結(jié)構(gòu)實現(xiàn)同樣的功能；隨著課程的繼續(xù)，在基本的電子時鐘的基礎上逐步加入鬧鐘、整點報時、語音報時等等功能。用這種方法推廣到以多個典型產(chǎn)品來帶動教學，學生就既能掌握到理論知識，又能掌握到設計技術(shù)，更對基本的電子產(chǎn)品爛熟于胸，這不止對其比賽，對其以后的工作或深造也是極為有利的。

4.眼高手低

全國大學生電子設計競賽極能檢測學生的電子設計功底。若學生在課外不花大量時間浸在電子設計的世界中，很難鍛煉出設計實際產(chǎn)品的能力。很多學生在校學習過程中，老師布置的作業(yè)、實驗、實習、小設計等都能很好地完成，考試也能高分通過，就覺得自己能自如地參與競賽。但實際上，在有限的四天三夜的競賽時間里，真正能踏踏實實做出實物，調(diào)試成功的卻鳳毛麟角。這反映出學生缺乏對自身能力的審視，眼高手低。

針對此情況，可以開展校內(nèi)電子設計大賽，這樣既可形成學習氣氛，提高學生的實際動手能力，讓學生有審視自身能力的機會，也可為學生提供施展才能的空間，為更多的優(yōu)秀學生脫穎而出創(chuàng)造條件，更能為全國大學生電子設計競賽選拔優(yōu)秀學生。其次，建立電子設計競賽訓練中心，定時開展課外活動，讓學生在教師的指導下根據(jù)自己的興趣，自己或組隊選題、設計，進行電子制作，培養(yǎng)學生自主學習和合作能力。

5.結(jié)束語

“重理論輕實踐”一直是高等教育中的問題。[2]大學生電子設計競賽再一次證實了問題的存在，也正在促進各大高校的教學改革。而教學改革又會提高競賽的水平。競賽與教改，必將互相要求、互相促進，共同為培養(yǎng)優(yōu)秀的電子人才而持續(xù)發(fā)展。

【參考文獻】

[1]侯蕊,劉國通.電子設計競賽對高職實踐教學改革的啟發(fā)[J].中國電力教育,2009，（147:145-146

[2]鞏恩福,江興盟.從全國電子設計大賽談第二課堂與人才培養(yǎng)[J].電子制作,2008,1:7-9.

電子設計技術(shù)范文4

EDA技術(shù)即電子設計自動化的英文簡寫，其發(fā)展趨勢極其迅猛，應用范圍也不斷地在擴展。該項技術(shù)以規(guī)模巨大的可編程邏輯器件（PLD）作為進行電子設計的載體，硬件描述語言（HDL）作為系統(tǒng)邏輯描述的一種主要表達方式，通過它來完成對系統(tǒng)邏輯的描述，再依托具有強大功能的計算機，通過運用與EDA技術(shù)相應的工具軟件，完成電子系統(tǒng)的自動化設計。這種技術(shù)的應用使設計人員得以高效快速地完成設計任務，使設計所用周期時間得以縮短，減少了設計所需的投入成本。20世紀70年代由于計算機及集成電路的急劇發(fā)展，使電子技術(shù)受到劇烈的沖擊，其更新?lián)Q代的周期不斷縮減，而專用的集成電路卻不斷提升其設計難度，致使兩者之間的矛盾逐漸擴大，這就使得電子技術(shù)要不斷地更新，從而滿足電子產(chǎn)品生產(chǎn)的需要，經(jīng)過近幾十年的發(fā)展，電子設計技術(shù)大致經(jīng)歷了三個主要的發(fā)展階段，從初期的CAD階段到CAE階段再到現(xiàn)在的EDA階段，電子設計技術(shù)取得了飛躍性的發(fā)展。EDA技術(shù)最特別之處在于它的設計流程，與傳統(tǒng)自下而上的電子設計流程恰恰相反，EDA技術(shù)選擇使用自上而下的設計流程，它從電子系統(tǒng)設計的整體出發(fā)，在進行設計之前就將系統(tǒng)中各部分之間的結(jié)構(gòu)規(guī)劃好，在對方框圖進行劃分時完成相關(guān)的仿真和糾錯工作，使用HDL對高層次邏輯進行描述，并運用綜合優(yōu)化方法完成所有有關(guān)工作，然后通過使用EDA技術(shù)，可以幫助用戶實現(xiàn)對系統(tǒng)中任意一項硬件功能進行系統(tǒng)描述，最后再利用現(xiàn)場可編程門陣列（FPGA）或復雜可編程邏輯器件（CPLD）來實現(xiàn)電子系統(tǒng)設計的結(jié)果。這種先進的電子技術(shù)有效地解決了傳統(tǒng)電子設計技術(shù)的弊端，減少了實際應用中出現(xiàn)故障的幾率，從而使設計效率得以大幅度提升。

2EDA技術(shù)在電子線路設計中的應用

2.1分頻器的設計要求

分頻器作為最基本的電子線路之一，采用哪種類型的分頻器應根據(jù)設計具體的要求進行選擇，通常在設計中下會遇到是選用半整數(shù)分頻還是整數(shù)分頻等的情況，有時設計也會對是使用等占空比還是非等占空比提出要求，并且在一種設計中也存在同時使用多種形式分頻的情況，這要按照設計要求來決定。結(jié)合EDA技術(shù)在具體設計中的運用情況，本文以實現(xiàn)基準信號整數(shù)分頻作為設計目標。

2.2分頻器的設計思路

將電子系統(tǒng)的輸入信號假定為時鐘信號，再分別對其頻率及周期進行設定，并將占空比設為60兆赫、20微妙和30%，然后把輸入信號當做敏感信號進行4分頻處理，這樣就可以獲得與輸入信號相應的輸出信號。與此同時，還應在另外一個系統(tǒng)中設置一個相關(guān)的復位信號，并設置與之相配的記數(shù)器，然后使之進入運行過程之中就可以達到實現(xiàn)設計的目的。

2.3分頻器的設計實現(xiàn)

將分頻器分成六個步驟可以使設計順利實現(xiàn)，首先，找到允許程序通過的QuartusII標志，點擊標志從而打開并進入程序；然后創(chuàng)建新的工程項目，基于現(xiàn)有的已完成工程項目，可以執(zhí)行單擊“OpenExistingProject”的操作，并選擇項目所要保存的路徑，這時可以使用已有的文件夾，也可以根據(jù)實際需要另建新的文件夾，之后將與項目相應的名稱輸入進去，這樣就可以對已完成的文件在項目中進行加載，這一系列操作完成后根據(jù)試驗箱芯片的型號選擇需要用到的FPGA芯片，并對其進行從芯片封裝到引腳數(shù)到速度的自上而下選擇，對芯片的選取范圍作進一步的縮小。完成對芯片的選擇之后，選擇需要對其進行調(diào)用的EDA工具，然后點擊出現(xiàn)的工程對話框即完成這一步的具體操作；第三步硬件描述語言文件的建立，通過單擊工具欄中File菜單欄正下方的New圖標，將已編寫好的語言程序輸入到框內(nèi)，完成后對其進行保存并確定相應的文件名，單擊工具欄中的編譯圖標出現(xiàn)確定并單擊即可，如果出現(xiàn)錯誤警告，則檢查警告信息中的設計問題；第四步是仿真波形圖的建立，可參考上一步進行操作，在對New中的波形文件進行選擇時則有所不同，這時鼠標移至其下面的空白處并進行雙擊，由此進入到時序仿真的端口中，然后單擊OK完成對仿真端口的選擇；第五步仿真設置，在菜單欄中設置仿真的截止時間，一般設為20微妙即可，然后在時鐘對話框中設置其起始時間、運行周期及結(jié)束時間，完成輸入設置，最后選擇低或者高電平的數(shù)據(jù)范圍，完成選擇后進行保存并注意文件與名稱的一致性；最后一步是完成編譯設置，編譯仿真波形圖并使其按照每隔四個時鐘的周期，從輸出端口獲得等占空比的四分頻波形，然后對占空比或者記數(shù)器的技術(shù)狀態(tài)值進行更改，從而實現(xiàn)多種形式的分頻。

3結(jié)語

電子設計技術(shù)范文5

題目：數(shù)字電子鐘課程設計

系

別

電氣工程系

專業(yè)班級

電氣班

學生姓名

指導教師

提交日期

2011年X月X日

一、設計目的

3

二、設計要求和設計指標

3

三、設計內(nèi)容

4

3.1方案設計與選擇

4

3.2原理設計和功能描述

4

3.2.1數(shù)字計時器的設計思想

4

3.2.2數(shù)字電子鐘總體框架圖

5

3.3單元電路的設計

6

3.3.1數(shù)字電子鐘原理效果圖

6

3.3.2晶體振蕩器電路

6

3.3.3分頻器電路

7

3.3.4時間計數(shù)器電路

8

3.3.5數(shù)碼管

8

3.3.6揚聲器

9

3.4元器件清單

9

3.4.1數(shù)字電子鐘仿真

10

四、本設計改進建議

11

五、感想

11

六、主要參考文獻

12

附錄

12

一、設計目的

數(shù)字鐘是一種用數(shù)字電路技術(shù)實現(xiàn)時、分、秒計時的裝置，與機械式時鐘相比具有更高的準確性和直觀性，且無機械裝置，具有更更長的使用壽命，因此得到了廣泛的使用。

數(shù)字鐘從原理上講是一種典型的數(shù)字電路，其中包括了組合邏輯電路和時序電路。

因此，我們此次設計與制做數(shù)字鐘就是為了了解數(shù)字鐘的原理，從而學會制作數(shù)字鐘.而且通過數(shù)字鐘的制作進一步的了解各種在制作中用到的中小規(guī)模集成電路的作用及實用方法.且由于數(shù)字鐘包括組合邏輯電路和時敘電路.通過它可以進一步學習與掌握各種組合邏輯電路與時序電路的原理與使用方法。

二、設計要求和設計指標

1、設計一個能顯示時、分、秒的數(shù)字鐘，顯示時間從00：00：00到23：59：59

2、設計的電路包括產(chǎn)生時基信號，時、分、秒的計時電路，顯示電路。

3、擴展功能：能實現(xiàn)校時、教分、教秒；整點報時。

三、設計內(nèi)容

3.1方案設計與選擇

數(shù)字電子技術(shù)的復雜性和靈活性決定了數(shù)字電子鐘的設計方案有多種，如下是我總結(jié)的部分方案。

方案一：

脈沖信號源的選擇。用555定時器制作的多諧振蕩器，信號發(fā)生器，脈沖芯片等方式都可以作為脈沖信號源，在此我選擇的是多諧振蕩器，主要考慮的是它的易于制作和很好的穩(wěn)定性。

方案二：

時分秒計數(shù)器的選擇。時分秒計數(shù)器的選擇同樣有多種，74160N和74161N都是不錯的選擇，74LS160和

74LS161,

74LS190和74LS191等等也都可以，考慮到其簡單易用和作為課本上重點內(nèi)容在此我們選擇的是74160N。

方案三：

譯碼顯示器的選擇。DCD_HEX或7448加上SEVEN_SEG_COM_K等也是多種方案，這里我選擇的是DCD_HEX。

3.2原理設計和功能描述

3.2.1數(shù)字計時器的設計思想

要想構(gòu)成數(shù)字鐘，首先應選擇一個脈沖源——能自動地產(chǎn)生穩(wěn)定的標準時間脈沖信號。而脈沖源產(chǎn)生的脈沖信號地頻率較高，因此，需要進行分頻，使得高頻脈沖信號變成適合于計時的低頻脈沖信號，即“秒脈沖信號”（頻率為1Hz）。經(jīng)過分頻器輸出的秒脈沖信號到計數(shù)器中進行計數(shù)。由于計時的規(guī)律是：60秒=1分，60分=1小時，24小時=1天，就需要分別設計60進制，24進制計數(shù)器，并發(fā)出驅(qū)動信號。各計數(shù)器輸出信號經(jīng)譯碼器、驅(qū)動器到數(shù)字顯示器，是“時”、“分”、“秒”得以數(shù)字顯示出來。

3.2.2數(shù)字電子鐘總體框架圖

圖2-2

3.3單元電路的設計

3.3.1數(shù)字電子鐘原理效果圖

圖2-3-1

3.3.2晶體振蕩器電路

晶體振蕩器是電子鐘的核心，晶體振蕩器設計的質(zhì)量直接影響了整個電的好壞。這里我用555定時器制作了一個多諧振蕩器。

其中R1=57.72

kΩ,

R1=115.4

kΩ,

C=100nF,Cf=10nF,

f=1/0.7(Rw+2R)C=1/[0.7(57.72+2*115.4)*103*100*10-9]≈50Hz。

其產(chǎn)生的頻率為50Hz,然后經(jīng)過整形、分頻獲得1Hz的秒脈沖。如圖：

圖2-3-2

3.3.3分頻器電路

分頻器是由兩個74160N組成的50進制計數(shù)器。則輸出端的頻率則是將原來的50Hz分成1Hz的頻率輸出，實現(xiàn)分頻效果。

圖2-3-3

3.3.4時間計數(shù)器電路

時間計數(shù)電路由秒個位和秒十位計數(shù)器、分個位和分十位計數(shù)器、時個位和時十位計數(shù)器電路構(gòu)成，其中秒個位和秒十位計數(shù)器、分個位和分十位計數(shù)器為60進制計數(shù)器，時個位和時十位計數(shù)器為24進制計數(shù)器，其原理圖如下：

圖2-3-4

3.3.5數(shù)碼管

數(shù)碼管通常有發(fā)光二極管（LED）數(shù)碼管和液晶（LCD）數(shù)碼管，本設計提供的為LED數(shù)碼管DCD_HEX，其已內(nèi)含譯碼器功能，所以不用再另加譯碼器。

圖2-3-5

3.3.6揚聲器

該揚聲器的額定頻率為200Hz，額定電壓為3V，額定電流為0.05A。

圖2-3-6

3.4元器件清單

元件名稱

數(shù)量(個)

DCD_HEX

74160N

555_VIRTUAL

4049BT_5V

74LS00D

57.72kΩ電阻

115.4kΩ電阻

5V直流電源

BUZZER

100nF電容

10nF電容

導線

6

8

1

3

3

1

1

1

1

1

1

若干

表2-4

3.4.1數(shù)字電子鐘仿真

下圖為仿真結(jié)果，仿真開始時，多諧振蕩器產(chǎn)生50Hz的正弦脈沖信號，然后經(jīng)過分頻器后其輸出的頻率變?yōu)?Hz。計數(shù)器接收到脈沖信號后開始計數(shù)，計數(shù)結(jié)果顯示在數(shù)碼管上。當分秒計數(shù)器達到59分59秒，然后再來一個脈沖信號時揚聲器開始發(fā)聲，也就是整點報時。下面為其中的一張仿真圖。

圖3-1

四、本設計改進建議

1、應選用石英晶體振蕩器，為了簡化電路分頻選用CD4040。

2、本設計校時電路是將各個位上的使能端引出接一個單刀雙擲開關(guān)，一端（1端）接低位的進位信號，另一端（2端）接校時電路。校正某位上的時間時，可以將相應位的開關(guān)接到2端，通過撥動校時電路就能實現(xiàn)校時功能。

3、沒有校時電路。

五、感想

（1）

布局設計：要先根據(jù)主體電路圖和擴展電路圖想象各個元件的分布位置，哪塊電路板該放哪些元件，如何最大限度利用電路板的空間，怎么樣才能使走線明朗、簡潔。

（2）

布線工藝：一開始看到電線像蜘蛛網(wǎng)一樣，密密麻麻的，非常難看懂和檢查，后來看了預先設計的線路，而且用各種顏色的導線區(qū)分，顯得明朗清晰。

（3）

課題核心及使用價值：該課題用一個生活中的實力展示了振蕩電路、計數(shù)電路、譯碼電路的作用與銜接過程，揭示了電子鐘內(nèi)部電路圖及其各部分的作用。我們通過此課題，結(jié)合上學期學習的模擬電子、數(shù)字電子技術(shù)的理論課知識，可以系統(tǒng)地學習電子設計與測試的流程、方法、原理，為我們以后設計更加專業(yè)、復雜的集成電路打下雄厚的基礎。

六、主要參考文獻

[1]

清華大學電子學教研組編，童詩白、華成英主編：《

模擬電子技術(shù)基礎

》

[

M

]

.（

第四版

）.北京：高等教育出版社,2006.5（2009重印）

[2]華中工學院電子學教研室編，康華光主編：《電子

基礎——數(shù)字部分》

[M]

.

（第四版）.

北京:高等教育出版社，1988年

[3]

清華大學電子學教研組編，閻

石主編：《

數(shù)學電子技術(shù)基礎

》

[M]

.

(

第五版

).北京：高等教育出版社，2006.5（2008年重印）

[4]遼寧工程技術(shù)大學電工與電子技術(shù)實驗中心組編，馬玉芳、樸忠學、張國軍主編：《

電子技術(shù)實驗指導書

》

，

2010.3

[5]朱清慧、張鳳蕊、翟天蒿、王志奎編著：《

Proteus教程——電子線路設計、制版與仿真

》

[M]

.

北京：清華大學教育出版社，2008.9

[6]熊幸明主編：《電子電工技能訓練》

[M].北京:電子工業(yè)出版社，2005年

電子設計技術(shù)范文6

1什么是高速數(shù)字電路

高速數(shù)字電路就是一種根據(jù)高速變化的信號，在電路中所產(chǎn)生的包含比如：電感、電容等模擬性質(zhì)效果的電路。它主要是由分布參數(shù)系統(tǒng)與集中參數(shù)系統(tǒng)兩個系統(tǒng)構(gòu)成。分布參數(shù)系統(tǒng)可被使用高速數(shù)字電路設計過程中，分布在熟悉度更靠近該系統(tǒng)對信號時間和其存在的位置對應的特性有關(guān)鍵性作用，因此對信號特性產(chǎn)生影響的關(guān)鍵因素是元器件間的信號長度，此外線路中的信號傳輸過程也會產(chǎn)生相應的延遲。而集中參數(shù)系統(tǒng)在高速數(shù)字電路技術(shù)中并不適合高速數(shù)字電路，而被普遍使用于低速數(shù)字電路設計（胡文濤，計算機高速數(shù)字電路設計技術(shù)點滴談，數(shù)字技術(shù)與應用,2015年第12期235頁）。

2影響計算機高速數(shù)字電路設計技術(shù)的問題分析

對電子設計領域來講，計算機高速數(shù)字電路設計技術(shù)的發(fā)展與研究是其重要突破，也對計算機電子技術(shù)的進一步發(fā)展優(yōu)化有重要促進作用。但是，在當前階段的計算機高速數(shù)字電路設計技術(shù)發(fā)展過程中，仍舊存在很多影響嚴重的問題，下面重點討論三個方面的問題（黃一曦，計算機高速數(shù)字電路設計技術(shù)探討，山東工業(yè)技術(shù),2016年第12期154頁）。

2.1阻抗不匹配的問題

信號傳輸線上抗阻是其關(guān)鍵因素，但是在當前階段計算機高速數(shù)字電路設計技術(shù)使用過程中，時常出現(xiàn)信號傳輸位置上的抗阻部匹配的問題，抗阻不匹配會導致反射噪聲的產(chǎn)生，反射噪聲會對信號的形成產(chǎn)生一定的破壞，導致信號的完整性受到嚴重影響。

2.2電源平面間電阻和電感的影響

從實際情況出發(fā)，根據(jù)當前先進的電子技術(shù)設計出來計算機高速電路設計技術(shù)，并且該技術(shù)在很多領域被充分使用。在當前階段的計算機高速數(shù)字電路設計中，來自電源平面間電阻與電感的影響，會讓傳輸過程中產(chǎn)生大量電路輸出同時動作的問題，從而讓整個電路出現(xiàn)很大的瞬態(tài)電流，這一電流會對極端集高速數(shù)字電路地線和電源線上的電壓造成嚴重的影響，還可能會造成波動的情況（王威，計算機高速數(shù)字電路設計技術(shù)及優(yōu)化策略，通訊世界,2016年第20期244-245頁）。

2.3信號線間距離的影響

在計算器高速數(shù)字電路設計技術(shù)中，信號線間距離的影響普遍存在。通常來講，信號線間的距離會跟著印刷版電路密集度的增大而產(chǎn)生相應變化，該變化會越來越小，并且在這個變化過程中也會致使信號與信號間的電磁耦合逐漸變大。因此就不能再對其忽略處理，信號間還會產(chǎn)生串擾現(xiàn)象，而且該問題還會隨著時間的變化而逐漸加重。以上幾個關(guān)鍵問題如果不得到及時解決，則計算機高速數(shù)字電路設計技術(shù)無法在當前多個領域中得到進一步充分使用，嚴重阻礙我國電子科技行業(yè)的創(chuàng)新與發(fā)展（賈萍，探析計算機高速數(shù)字電路設計技術(shù)，智能城市,2016,年第10期44頁）。

3優(yōu)化計算機高速數(shù)字電路技術(shù)的有效措施

3.1優(yōu)化電路信號設計，確保電路信號的完整性

為全面提高計算機高速數(shù)字電視信號的完整性、準確性與可靠性，在對整個計算機高速數(shù)字電路的布局時就要重視其合理性。就當前的實際使用情況來看，計算機高速數(shù)字電路設計技術(shù)中，抗阻不匹配問題一直無法得到有效的解決，這嚴重影響了電路信號的完整性，為了使得抗阻不匹配這一問題得到有效解決，可以從以下幾個方面來研究解決：第一，仔細研究不同電路信號在傳輸過程中的具體情況，并對其中的干擾問題和反射情況進行具體研究；第二，傳輸過程中，對不同信號源傳輸時的電路信號產(chǎn)生的干擾情況做具體分析。抗阻不匹配問題會讓計算機高速數(shù)字電路運行時的電路信號傳輸效果產(chǎn)生嚴重影響，不管抗阻值偏大還是偏小，其影響的程度都非常嚴重，會給電路信號得傳播產(chǎn)生一定的干擾，還會阻止電路正常合理運行，使得計算機高速數(shù)字電路傳輸信號的完整性產(chǎn)生偏差。為了有效解決抗阻不匹配問題，還需對計算機高速數(shù)字電路設計技術(shù)進行深層次研究，并根據(jù)其設計理論找到高速數(shù)字電路設計中臨街阻抗與電路的匹配原因，從而優(yōu)化抗阻配置方式，讓其始終保持過阻抗狀態(tài)，如此一來就能確保電路在運行過程中，不會由于阻抗不匹配問題而導致整個電路信號傳輸?shù)耐暾允艿絿乐赜绊憽Ｔ搯栴}的解決，使得系統(tǒng)的可靠性能有效提高（潘元忠，高速數(shù)字電路設計技術(shù)的應用研究，數(shù)字技術(shù)與應用,2017年第12期162-163和165頁）。

3.2優(yōu)化電路電源設計，減少電源系統(tǒng)阻抗

根據(jù)電路設計理論研究發(fā)現(xiàn)，若電路系統(tǒng)中不存在任何阻抗因素，那么電路設計的運行狀態(tài)將會呈現(xiàn)理想模式，由于在整個信號回路中沒有任何抗阻的影響，也會使得整個運行狀態(tài)的能量消耗大幅減少，而且系統(tǒng)內(nèi)的所有元件所流經(jīng)的電壓與電流都能維持恒定狀態(tài)。計算機高速數(shù)字電路的構(gòu)成元件當中，電源是其構(gòu)成元件的重要組成部分。從上面的內(nèi)容可以得知，電源平面范圍內(nèi)存在電感和電阻，那么在運行過程中，整個電腦的電源部分都會由于電壓的問題而使得電源電壓出現(xiàn)波動狀態(tài)，該情況會使得計算機高速數(shù)字電路的運行可靠性嚴重下降，也會讓電源電壓的穩(wěn)定性出現(xiàn)問題。所以，為了提高整個系統(tǒng)在運行過程中的可靠性與穩(wěn)定性，在設計電路系統(tǒng)的過程時，就應該將電源電阻和電感的因素考慮在內(nèi)，從一開始就減少由于電源內(nèi)部的電感和電阻給整個系統(tǒng)運行所帶來的不良影響，利用有效措施減少抗阻。從目前使用于計算機高速數(shù)字電路的電源材質(zhì)來看，多數(shù)使用的是銅質(zhì)材料，而根據(jù)計算機高速電路的具體情況來看，銅質(zhì)材料的電源無法滿足其具體需求（孫麗華，高速數(shù)字電路設計技術(shù)的應用，電子技術(shù)與軟件工程,2018年第16期90頁）。所以才會導致整個運行過程中系統(tǒng)的正常運行無法得到保障，使得電路系統(tǒng)的穩(wěn)定性與可靠性受到嚴重影響。在考慮以上因素對系統(tǒng)的正常運行影響程度后，可以考慮把電容技術(shù)使用的電路中，電容技術(shù)的加入會讓電源面電感和電阻對系統(tǒng)運行的影響程度大幅降低，從而也會讓整個計算機高速數(shù)字電路系統(tǒng)的運行安全性與完整性得到保障（楊瑞萍,孫海波，計算機高速數(shù)字電路設計技術(shù)探討，電子技術(shù)與軟件工程,2015年第5期137頁；楊濤,李成文,陳國,范超，機載計算機高速數(shù)字電路系統(tǒng)的硬件抗干擾設計，大眾科技,2015年第6期1-4頁）。

結(jié)語：