前言：中文期刊網(wǎng)精心挑選了集成電路設(shè)計方案范文供你參考和學(xué)習(xí)，希望我們的參考范文能激發(fā)你的文章創(chuàng)作靈感，歡迎閱讀。
集成電路設(shè)計方案范文1
關(guān)鍵詞 高速公路；機(jī)電工程；方案建設(shè)
中圖分類號U416 文獻(xiàn)標(biāo)識碼A 文章編號 1674-6708（2014）111-0035-02
高速公路平坦、安全、高速等優(yōu)點(diǎn)主要依靠交通工程的完善，機(jī)電工程就是交通工程的一部分，運(yùn)用高速公路機(jī)電工程，可以提高交通安全水平，改善道路擁堵情況，提高道路運(yùn)營效率。高速公路發(fā)生交通事故的危險性比普通路段高很多，一旦有交通事故產(chǎn)生，將對高速公路的交通產(chǎn)生重大影響。因此應(yīng)該在高速公路鋪設(shè)初期就對機(jī)電工程進(jìn)行設(shè)計，并進(jìn)行優(yōu)化，建立高速公路機(jī)電工程方案，并根據(jù)實(shí)際情況進(jìn)行完善。
1高速公路機(jī)電工程方案建設(shè)前期的準(zhǔn)備工作
1.1設(shè)計機(jī)電工程
對高速公路的機(jī)電工程進(jìn)行方案設(shè)計，在以后的工作中有非常重要的作用，它是工程建設(shè)的模板和依據(jù)，是前期工程設(shè)計工作的難點(diǎn)。但是實(shí)際操作中，工程方案設(shè)計一般得不到重視。設(shè)計機(jī)電工程方案，必須利用技術(shù)和資源優(yōu)勢，對工程圖紙進(jìn)行科學(xué)的繪制，也必須與有一定能力和技術(shù)的研究院合作，為以后的工程建設(shè)奠定良好的基礎(chǔ)。
1.2對機(jī)電工程的可行性進(jìn)行研究
機(jī)電工程對高速公路的運(yùn)行非常重要，它是一種信息化載體。在高速公路建設(shè)階段，機(jī)電工程是工程建設(shè)中非常重要的一個階段，但是項(xiàng)目是否可行，還要對其進(jìn)行可行性研究。對機(jī)電項(xiàng)目的可行性進(jìn)行研究，是整個項(xiàng)目的重點(diǎn)，也在工程建設(shè)前期具有關(guān)鍵性作用。
1.3開展機(jī)電工程招標(biāo)工作
因?yàn)閲覐?qiáng)制性的規(guī)定，建設(shè)機(jī)電工程必須進(jìn)行招標(biāo)工作。工程招標(biāo)是考核施工方實(shí)力和資質(zhì)的一個途徑，也是對其進(jìn)行篩選的一個平臺，是建設(shè)單位參加機(jī)電工程建設(shè)的一個手段。進(jìn)行工程招標(biāo)，可以為后續(xù)工程建設(shè)提供保障。
2高速公路機(jī)電工程方案建設(shè)的重點(diǎn)
2.1嚴(yán)格按照程序進(jìn)行方案建設(shè)
方案的建設(shè)必須按照規(guī)定的程序執(zhí)行，方案建設(shè)所需要的合同、招標(biāo)文件、標(biāo)書以及聯(lián)合設(shè)計必須按照相關(guān)文件進(jìn)行報批和評審。
2.2應(yīng)該認(rèn)真貫徹國家的相關(guān)法律、法規(guī)
2.2.1對合同管理制度進(jìn)行嚴(yán)格執(zhí)行
在方案建設(shè)管理過程中，必須嚴(yán)格遵循相關(guān)法律和法規(guī)，應(yīng)該按照中標(biāo)單位簽訂的合同書、評標(biāo)報告以及招標(biāo)文件要求來執(zhí)行。在工程方案建設(shè)過程中，一定要做到按照合同規(guī)定辦事。
2.2.2對項(xiàng)目監(jiān)理制度進(jìn)行嚴(yán)格執(zhí)行
應(yīng)該嚴(yán)格遵守項(xiàng)目監(jiān)理制度，通過透明度高的招標(biāo)方式，從中選擇符合招標(biāo)條件、監(jiān)理制度完善以及能夠獨(dú)立完成好方案設(shè)計的單位。
2.2.3對招投標(biāo)制度進(jìn)行嚴(yán)格執(zhí)行
按照國家相關(guān)規(guī)定，機(jī)電工程方案的確定應(yīng)該采取公開、公平以及競爭的方式進(jìn)行承包商的確定。機(jī)電工程方案的建立也應(yīng)遵守交通部門的相關(guān)規(guī)定，通過正規(guī)渠道進(jìn)行選擇。
2.3高速公路機(jī)電工程的通訊系統(tǒng)
應(yīng)該在管理監(jiān)測中心用電纜連接高速公路上的各個通信點(diǎn)，并且應(yīng)分別設(shè)立遠(yuǎn)程控制電話中心和數(shù)據(jù)中心。
2.4高速公路機(jī)電工程的監(jiān)控系統(tǒng)
監(jiān)控系統(tǒng)主要由兩部分組成，包括閉路電視和計算機(jī)系統(tǒng)，同時設(shè)有二級管理機(jī)構(gòu)（結(jié)構(gòu)如圖1）。
監(jiān)控中心的計算機(jī)系統(tǒng)一般分為三等級：第一級是中心級計算機(jī)，第二級是分中心計算機(jī)，第三級是外場設(shè)備，它以微處理器作為核心。監(jiān)控中心的面積必須夠大，以便布置、安裝需要的設(shè)備和設(shè)施。還應(yīng)在橋梁、隧道、收費(fèi)站、車道、廣場、特殊路段等安裝監(jiān)控設(shè)施，在監(jiān)控交通情況的同時，也可以對車輛是否作弊做出判斷。
2.5重視機(jī)電工程方案建設(shè)所需軟件和設(shè)備選擇
1）設(shè)備的選擇和安裝需要根據(jù)國內(nèi)標(biāo)準(zhǔn)進(jìn)行；2）采用先進(jìn)技術(shù)，合理配置設(shè)備；3）軟件應(yīng)用要充分體現(xiàn)管理理念，要為管理數(shù)據(jù)服務(wù)；4）遵循對內(nèi)防止作弊，對外防止逃費(fèi)的要求。
2.6高速公路機(jī)電工程方案設(shè)計思路
以聯(lián)合開發(fā)和設(shè)計作為基本思路，這種思路具有設(shè)計理念獨(dú)特新穎、運(yùn)用靈活、功能強(qiáng)大、能充分體現(xiàn)開發(fā)者要求和思想的特點(diǎn)。高速公路機(jī)電工程方案建設(shè)時，其系統(tǒng)的維修和維護(hù)較為靈活，又因?yàn)檐浖哂嗅槍π蕴卣鳎栽O(shè)施選型和配備比較方便。
3對高速公路機(jī)電工程方案進(jìn)行優(yōu)化
高速公路機(jī)電工程建設(shè)所需要的設(shè)備，除了少部分設(shè)立在高速公路管理中心外，很大部分設(shè)立在高速公路沿途收費(fèi)站或者兩側(cè)外場。使機(jī)電工程順利實(shí)施并且保證其質(zhì)量的前提就是選適合的設(shè)備并且優(yōu)化設(shè)計方案。
機(jī)電工程方案建設(shè)的原則就是成本能夠控制、質(zhì)量得到保證、功能能夠滿足、立意先進(jìn)等。機(jī)電工程方案建設(shè)的原則就是在保證其質(zhì)量、滿足其基本功能的前提之下，最大程度地節(jié)約費(fèi)用。選擇機(jī)電工程設(shè)備的原則就是對故障率高低、性價比是否合適、性能是否穩(wěn)定等進(jìn)行綜合考慮，并且確定其功能是否符合使用要求。
路段管理中心與高速公路收費(fèi)站設(shè)備、外場設(shè)備、其他路段管理中心、聯(lián)網(wǎng)結(jié)算中心之間每分每秒都在進(jìn)行數(shù)據(jù)傳輸。因此在高速公路設(shè)備中，通訊設(shè)備最為重要。相比于高速公路外場或者收費(fèi)站，停車區(qū)、服務(wù)區(qū)的數(shù)據(jù)傳輸非常少，所以采用光端機(jī)來進(jìn)行傳輸。光端機(jī)不僅滿足了數(shù)據(jù)傳輸?shù)然竟δ埽彩钩杀敬蟠蠼档汀，F(xiàn)階段，服務(wù)器的性能和質(zhì)量都在不斷進(jìn)步，相信不久之后，服務(wù)器的可靠性和穩(wěn)定性將會有一個質(zhì)的飛躍。
之前幾年，立柱式和門架式可變情報板的應(yīng)用得到了廣泛的推廣，它們可以實(shí)時路況信息，控制和引導(dǎo)路上行駛的車輛，使交通便利程度大幅提高。在一些廣場設(shè)置LED顯示屏，一些交通情況或政策信息，雖然這是收費(fèi)的，但是應(yīng)用卻比較普遍。在實(shí)際的高速公路運(yùn)營管理過程中，對一些有可能去高速路行駛的車輛宣傳限載、限速信息、實(shí)時交通情況也十分重要。
在對監(jiān)控系統(tǒng)進(jìn)行設(shè)計時，應(yīng)該按照規(guī)定對懸臂式監(jiān)控系統(tǒng)的相關(guān)技術(shù)、規(guī)格是否適合、情報板數(shù)量等進(jìn)行重點(diǎn)設(shè)計。安裝監(jiān)控系統(tǒng)，不只為了監(jiān)控一些違規(guī)行為，而且體現(xiàn)了高速公路管理者對司乘人員的關(guān)心。
4結(jié)論
高速路機(jī)電工程方案建設(shè)是一項(xiàng)龐大的工作，作為工程管理者，必須充分了解機(jī)電工程建設(shè)的每個步驟，掌握其重點(diǎn)、難點(diǎn)和特點(diǎn)，進(jìn)行全面分析和研究。以目標(biāo)合理、權(quán)責(zé)明確、矩陣式管理、分層次領(lǐng)導(dǎo)為原則，以高速路機(jī)電工程方案為指導(dǎo)，建立完善的管理制度，只有這樣才能勝券在握。
參考文獻(xiàn)
[1]張建超.高速公路機(jī)電工程特點(diǎn)分析與建設(shè)管理建議[J].中國交通信息化，2011(8).
[2]白志剛.和榆高速公路機(jī)電工程建設(shè)管理工作的幾點(diǎn)體會[J].北方交通，2011(12).
[3]金國慶.高速公路機(jī)電工程系統(tǒng)設(shè)計方案[J].民營科技，2009(5).
集成電路設(shè)計方案范文2
關(guān)鍵詞：公路 設(shè)計 選線 方案
引言
臺山核電廠淡水水源工程的新松水庫位于臺山市赤溪鎮(zhèn)的曹沖河，水庫距臺山市約60km，距臺山核電廠約15km。壩址距新臺高速浮石立交出口約28km，距西部沿海高速都斛出口約18km，現(xiàn)有外部交通條件較好。臺山核電廠淡水水源工程通過在曹沖河建設(shè)水庫，用輸水管道將淡水輸送至核電廠淡水廠，擬建進(jìn)庫道路連接水庫壩址與臺山核電廠的進(jìn)場道路。目前，從舊赤溪鎮(zhèn)到水庫壩址，只有一條長約8km的簡易泥結(jié)石道路可走。但該現(xiàn)有簡易道路等級低，平面彎道多、轉(zhuǎn)彎半徑小、會車時錯車?yán)щy，不能滿足本工程施工期與運(yùn)行管理期的交通使用要求，故須對進(jìn)庫道路進(jìn)行配套建設(shè)。
1進(jìn)庫道路技術(shù)標(biāo)準(zhǔn)的確定
1.1道路等級標(biāo)準(zhǔn)的確定
進(jìn)庫道路是臺山核電廠淡水水源工程的專用道路。經(jīng)過對樞紐日常交通量的分析，對于設(shè)計水平年，預(yù)計對外交通道路的雙向通行交通量小于1000輛/日。雙車道四級道路可滿足本工程施工高峰期的最大交通量。考慮工程的建設(shè)規(guī)模、重要性和施工期車輛交通情況，根據(jù)規(guī)范要求，結(jié)合當(dāng)?shù)貙?shí)際情況，經(jīng)綜合分析，進(jìn)庫道路按四級公路標(biāo)準(zhǔn)設(shè)計。
1.2路線主要設(shè)計指標(biāo)確定
進(jìn)庫道路按四級公路標(biāo)準(zhǔn)設(shè)計，設(shè)計速度為20km/h，設(shè)兩車道，路面寬為6.0m，每側(cè)土路肩寬為0.5m，路基寬7.0m。根據(jù)交通量組成與項(xiàng)目交通量、地質(zhì)條件及主體工程施工的具體特點(diǎn)，施工期間行駛施工運(yùn)輸車輛較多，故采用高級路面。汽車荷載等級按公路等級采用公路-Ⅱ級，并采用施工運(yùn)輸車輛的實(shí)際最大荷載（約50t）進(jìn)行復(fù)核。路基設(shè)計洪水頻率參照《公路路基設(shè)計規(guī)范》（JTGD30-2004）的規(guī)定，路基設(shè)計洪水頻率為1/25。
1.3道路橫斷面結(jié)構(gòu)型式
進(jìn)庫道路路面結(jié)構(gòu)：采用水泥混凝土路面。路塹挖方邊坡根據(jù)地質(zhì)報告資料，按巖體風(fēng)化程度不同來選取相應(yīng)的開挖坡比值。挖方邊坡高度大于10m時，采用分級邊坡，第一級邊坡高度為8m，其余每級均為10m。路堤填方邊坡填筑坡比值根據(jù)路基填料種類、地形等條件而定。第一級邊坡坡比采用1:1.5，第二級至起其坡比采用1:1.75。地面橫向坡度較陡路段在路堤下方設(shè)置擋墻，其中涵洞則與擋墻結(jié)合。
2進(jìn)庫道路路線方案設(shè)計比選
2.1選線原則
選擇路線方案進(jìn)行初步設(shè)計時需要充分利用地形、地勢，盡量少出現(xiàn)回頭彎；
選擇地質(zhì)穩(wěn)定、水文地質(zhì)條件好的地帶通過，避開軟基、泥沼、排水不良的低洼地等不良地段，避免穿過密集居民區(qū)、村莊；少占耕地、少拆遷，多利用山地，有條件的地方結(jié)合現(xiàn)有道路，使路線總里程較短、地形坡度較平緩、轉(zhuǎn)彎舒順；減少開挖量，避開高邊坡等地段，減少水土流失；結(jié)合主體工程建筑物布置。
2.2路線方案布置
根據(jù)以上選線原則，及道路技術(shù)標(biāo)準(zhǔn)的約束，結(jié)合核電廠規(guī)劃進(jìn)場道路、主體工程建筑物布置及現(xiàn)場地形等具體情況，本階段初步擬定設(shè)計了2條進(jìn)庫道路路線方案，其示意圖見圖2.2-1。
圖2.2-1進(jìn)庫道路路線方案示意圖
路線1：從核電廠規(guī)劃進(jìn)場道路東陽村南曹沖小學(xué)附近接入，經(jīng)約0.2km海邊蝦蟹塘邊后，沿曹沖河約2.2km，繞過新松村沿曹沖河約1.5km，經(jīng)西坑，沿山邊爬坡約0.8km至水庫壩址左壩頭，經(jīng)大壩沿庫邊0.9km至輸水隧洞進(jìn)口。該路線全長約5.6km，其中0.2km為海邊路，3.7km為原河邊村路改造，1.7km為新建山邊公路。
路線2：從核電廠規(guī)劃進(jìn)場道路南陽村南附近接入，經(jīng)約0.2km海邊蝦蟹塘邊后，沿原村路約1.4km至山邊村，過村后沿山邊小路0.8km，沿山邊爬坡約0.7km至水庫右岸埡口，沿庫邊經(jīng)0.65km至壩址右壩頭；另從埡口修支路0.25km至輸水隧洞進(jìn)口。該路線全長約4.0km，其中0.2km 為海邊路，2.2km為原村路改造，1.6km為新建山邊公路。
依據(jù)確定的道路技術(shù)標(biāo)準(zhǔn)根據(jù)選線原則對兩個路線布置方案在已有1：2000地形圖上進(jìn)行設(shè)計并計算路面工程、路基土石方工程、路基防護(hù)工程等主要工程的工程量并形成工程量清單，對各路線方案估算其投資。
各路線方案特性見表6.5-1，各路線方案估算投資比較見表6.5-2。
表2.2-1進(jìn)庫道路路線方案特性表
2.3路線比選
由表2.1-1及表2.2-1可知：
從布置上看，路線1和路線2均有局部海邊道路連接核電廠進(jìn)場道路，距核電廠均較遠(yuǎn)，并需要進(jìn)行軟基處理。其中路線1沿曹沖河邊，目前現(xiàn)有道路高程在3m～4m之間，曹沖河10年一遇洪水位高程為6.8m，25年一遇洪水位高程為8.0m，路面高程需加高5m左右，且需要按堤防標(biāo)準(zhǔn)建設(shè)，涉及水利設(shè)施等其他復(fù)雜問題；路線2長度最短，并利用現(xiàn)有的村路，線路較順暢；從征地移民上看，路線1需要征用路邊田地，路線2需要拆除少量房屋；從施工條件上看，路線2最短，但道路施工有可能受當(dāng)?shù)卮迕窠煌ㄓ绊懀粡耐顿Y上看，路線2投資最少，比路線1少1810萬元；綜上所述，路線1的其中一段經(jīng)過曹沖河邊，其路面需按堤防的防洪標(biāo)準(zhǔn)進(jìn)行加高，征用農(nóng)田較多，涉及水利設(shè)施等其他復(fù)雜問題；路線2的路線需穿過村莊，但結(jié)合主體建筑物布置最合理，長度最短，路線較順暢，投資最少。經(jīng)綜合比較后，推薦路線2為進(jìn)庫道路的首選方案。
3 結(jié)語
臺山核電廠淡水水源工程進(jìn)場道路外部交通條件較好，道路功能特殊，在明確道路的功能后由確定的道路技術(shù)標(biāo)準(zhǔn)，按照基本選線原則擬定設(shè)計出2條進(jìn)庫道路路線方案，通過方案比較發(fā)現(xiàn)路線2對結(jié)合主體建筑物布置最合理，長度最短，路線較順暢，投資最少是符合本道路工程投資和運(yùn)輸效率的路線設(shè)計方案。
作 者 簡 介
集成電路設(shè)計方案范文3
關(guān)鍵詞:時序優(yōu)化;時鐘樹綜合;時鐘偏斜;同步設(shè)計
中圖分類號:TN402文獻(xiàn)標(biāo)識碼:A
Abstract: The key of digital integrated circuit design is to meet the timing constraints. Clock tree synthesis is the essential element on timing optimization in the back-end chip design, especially for complex high-speed ultra-large-scale integrated circuit design. It will have a direct impact on the final tapeout, and the clock skew is an important factor in the impact of clock . This paper proposes a new method to get frequency clock in the front-end, and uses Astro tool of the Synopsys to manually synthesis clock tree and optimize timing in the back-end, based on SMIC 0.18um digital TV transmitter modulator chip. The result shows that we can decrease the chip area, and meet the timing requirement at the same time.
Key words:Timing optimization;Clock tree synthesis;Clock skewSnchronous design
1引言
在大規(guī)模集成電路中,時鐘信號往往是整個芯片中扇出時間最大、通過距離最長、以最高速度運(yùn)行的信號[1]。隨著集成電路的工藝幾何尺寸不斷縮小,時鐘信號線路上的互連線延遲以及之間的耦合電容成為影響時序收斂的主要因素。不同的寄存器距離時鐘信號源遠(yuǎn)近距離不同,造成信號到達(dá)的時間不一樣,我們稱之為時鐘偏移。而一個時鐘信號源往往要驅(qū)動數(shù)萬個寄存器,不能滿足芯片的驅(qū)動要求。時鐘樹綜合可以解決此類問題,一方面平衡時鐘偏差,一方面插入緩沖器增加驅(qū)動力。
滿足國標(biāo)GB20600-2006要求的全模式地面數(shù)字電視多媒體廣播基帶調(diào)制芯片,含有180多萬個標(biāo)準(zhǔn)單元門電路,45個大型存儲器宏模塊,201個輸入輸出pad,其中包括一個集成模擬PLL。該芯片含四個同步時鐘信號,存在大量的宏模塊,增加了時序路徑的復(fù)雜性,基于面積和功耗優(yōu)化的考慮,對時序優(yōu)化提出了更高的要求。為了滿足時序要求,優(yōu)化設(shè)計方案,本文在前端設(shè)計中提出一種新的獲得分頻同步時鐘的方法,在后端設(shè)計中采用分區(qū)布局時序要求嚴(yán)格的時鐘,手動優(yōu)化時鐘樹等方法,在滿足時序設(shè)計要求的同時減小了芯片面積。
2優(yōu)化時序原理
時序電路要求數(shù)據(jù)在時鐘采樣時刻保持穩(wěn)定,但由于時鐘存在抖動,所以數(shù)據(jù)信號需要在時鐘有效沿到來之前的一段時間內(nèi)保持穩(wěn)定。這段時間稱為建立時間(setup time),即數(shù)據(jù)對時鐘的準(zhǔn)備時間。同樣,在時鐘翻轉(zhuǎn)之前,數(shù)據(jù)也必須在一段時間內(nèi)保持穩(wěn)定才能被寄存器成功采樣。這段時間稱為保持時間(hold time),即數(shù)據(jù)對時鐘的保持時間[2]。其原理如圖1所示。時序優(yōu)化是指,考慮到器件內(nèi)部延時,時鐘的不穩(wěn)定和偏斜,以及電容電阻等因素,采取優(yōu)化設(shè)計方案,優(yōu)化布局,綜合和優(yōu)化時鐘樹等方式,滿足用戶設(shè)計的建立時間以及保持時間的時序約束。
時鐘偏移是指時鐘分布系統(tǒng)中到達(dá)各個時鐘末端,即終端寄存器的時鐘輸入端的時間不一樣,這是不可避免的。而過大的時鐘偏移會引起電路時序混亂,導(dǎo)致功能錯誤,因此在高速ASIC設(shè)計中,時鐘偏移受到設(shè)計者的重視。時鐘樹綜合與優(yōu)化,即是將緩沖器和反相器插入到各個與時鐘源相連的終端寄存器,并對寄存器間的時鐘偏移進(jìn)行平衡。
前端設(shè)計時鐘的方法對時序有很大影響,故采取優(yōu)化時鐘同步,減少時鐘偏斜的設(shè)計方法,可實(shí)現(xiàn)優(yōu)化時序的同時減少芯片面積。后端設(shè)計中,Astro通過分析時鐘網(wǎng)絡(luò)來保證合理的時鐘偏移。通過調(diào)整參數(shù)和插入的器件型號等來保證滿足時序要求,提高電路同步性能。圖3為本文中設(shè)計實(shí)例――數(shù)字電視發(fā)端調(diào)制器芯片的主時鐘的時鐘樹。本時鐘樹中主要有四個同步信號,即輸入時鐘clk_60V48和經(jīng)過二、四、八分頻得到的clk_30V24,clk_15V12,clk_7V56時鐘。在時鐘樹各個級別插入緩沖器或反相器來減小時鐘偏移,可以達(dá)到優(yōu)化時序的效果。
3優(yōu)化時序過程
為提高超大規(guī)模數(shù)字集成電路中的同步性能,一方面在前端設(shè)計電路時,采取優(yōu)化的同步時鐘分頻技術(shù),盡量減少同步時鐘的偏斜;另一方面,利用工具通過分析時鐘網(wǎng)絡(luò)進(jìn)行時鐘樹綜合來減少時鐘偏斜。Synopsys公司的Astro軟件,是用來實(shí)現(xiàn)ASIC后端設(shè)計的流行工具。它可以計算時延、分析時序、布局布線等,結(jié)合前端的約束文件,前后端相互協(xié)作,實(shí)現(xiàn)最終的芯片流片。通過分析時鐘線路延時,插入緩沖器和反相器,盡量減少時鐘偏移,實(shí)現(xiàn)時鐘信號同步。在設(shè)計電路之初和時鐘樹綜合之前,仔細(xì)分析電路,優(yōu)化時鐘結(jié)構(gòu),將有利于減少芯片面積和縮短版圖設(shè)計時間。
3.1 前端設(shè)計優(yōu)化時序
在一般的同步分頻時鐘分頻技術(shù)中,分頻時鐘處于時鐘樹的不同級,使得時鐘偏斜增大,延時增加。本芯片前端設(shè)計中采用鎖存器,利用主時鐘信號對分頻信號鎖存,得到的分頻信號經(jīng)過選擇器才成為最終的分頻時鐘。這樣可將各分頻時鐘針對主頻時鐘信號傳遞延時平均,減少同步信號的時鐘偏斜,優(yōu)化時序。同時測試使能信號使選擇輸出主時鐘或分頻時鐘。
3.2 后端設(shè)計優(yōu)化時序
3.2.1布局時優(yōu)化時序
1) 整體布局
在深亞微米集成電路設(shè)計中,布局要基于時序,對每條路徑作時序分析, 以減少因不滿足時序要求而進(jìn)行的迭代次數(shù)[5]。為了減少互連線的RC延時和布線電容,以滿足時序的要求,縮短設(shè)計時間,將單元cell和宏模塊(RAMs,ROMs,sub-blocks)安排在合適的位置達(dá)到上述目的,這就是布局。放置宏模塊比較重要,要考慮其引腳位置、方向、數(shù)量和相互之間的聯(lián)系,一般將cell放置在中間,將macro等分布在四周。布局時要在減少面積的同時,盡量減少布線的阻塞。設(shè)計電源線時,需要滿足電遷移特性,并考慮到電源和地線網(wǎng)絡(luò)上的電壓降。為了實(shí)現(xiàn)時序和面積的優(yōu)化,需要將布局后實(shí)際的版圖信息返標(biāo)到綜合工具DC中,通過讀取接近實(shí)際情況的布局信息,優(yōu)化電路的延時,綜合出更好的設(shè)計結(jié)果。要盡可能兼顧到電路的擁塞情況,讓電路結(jié)構(gòu)和布局在時序和擁塞兩方面都能得到滿足,從而達(dá)到最優(yōu)。而對標(biāo)準(zhǔn)子單元的合理布局有助于面積最小化及減少布線的擁塞,提高整個設(shè)計的質(zhì)量。
2)詳細(xì)布局時分步布置時鐘單元
針對某些對時序要求比較高的時鐘,將其布置在一塊選擇的區(qū)域,提高后邊時鐘樹綜合優(yōu)化的可能性,這樣能夠減小時鐘偏移。比如該芯片中,把主時鐘clk_60V48生成的時鐘clk_30V24,clk_15V12,clk7V56,即將clkgen生成模塊的相關(guān)寄存器單元布置在一小片指定區(qū)域內(nèi)。
a. 從網(wǎng)表中或者在Designplan下的axgHierPlan了解到相關(guān)單元的名字。
b. aprCmdCreateHierGroup選擇需要合到一組的寄存器或者緩沖器單元,命名為clkgen。
c. axgCreateRegion命令創(chuàng)建組clkgen中單元分布的區(qū)域,確定好區(qū)域面積利用率,以及長寬比。
d. 在布線時設(shè)置相關(guān)的選項(xiàng),使得時序要求比較嚴(yán)格的路徑上的時鐘單元,布置位置臨近,便于滿足最后整個芯片的時序要求。
3.2.2 時鐘樹綜合與優(yōu)化時序
1) 自定義優(yōu)化時鐘樹
本實(shí)例中的時鐘信號Clk_6M,Clk_mpeg,we2,we1,Clk_30V24_Out,Clk_7V56_Out,時序比較寬限,所以不需要優(yōu)化,可以節(jié)約優(yōu)化的時間,減少優(yōu)化的復(fù)雜度。在時序約束文件中寫明定義即可。在整體布局和詳細(xì)布局之后,讀入CTS的時序約束文件。時鐘優(yōu)化過程中,選擇相關(guān)的驅(qū)動能力不同的緩沖器和反相器,插入單元順序?yàn)椤癈LKBUFX16 CLKBUFX8 CLKBUFX4 CLKBUFX2 CLKINVX16 CLKINVX8 CLKINVX4 CLKINVX2”,這樣的規(guī)定決定了先從大的緩存器和反相器開始插入,在不夠的時候再逐漸插入小的器件到時鐘樹中。
2) 調(diào)整插入器件尺寸
astCTO用在CTS之后,將時鐘樹綜合和優(yōu)化,進(jìn)一步減小時鐘偏移。調(diào)整緩沖器或者反相器的尺寸和驅(qū)動能力,同時調(diào)整它們的位置來調(diào)整時鐘偏移和插入延時,減少因?yàn)闀r序優(yōu)化和增量放置引起的時序問題。其中Buffer/gate sizing用于調(diào)整buffer或inverter的尺寸及驅(qū)動能力。Buffer/gate relocation調(diào)整buffer或inverter的位置來調(diào)整時鐘偏移和插入延時。
3)postCTS Optimizaiton和Postplacement Optim- ization優(yōu)化時序
時鐘樹綜合后,要修復(fù)用戶設(shè)計的時序違規(guī)。查看此時的時序報告,如果仍有建立或保持時間時序違規(guī),可使用PostPlace Optimization(astPostPS)或者postCTS Optimizaiton多次進(jìn)行優(yōu)化。
利用astPostPS命令進(jìn)行優(yōu)化時,可以根據(jù)需求,選擇其中一些獨(dú)立的命令針對建立時間、保持時間、時鐘轉(zhuǎn)換時間和電容等單獨(dú)進(jìn)行優(yōu)化。astPostPS 用于優(yōu)化布局后的時序設(shè)計,Postplace優(yōu)化布局時,根據(jù)設(shè)計中所有布局信息和變化,調(diào)整基本單元的尺寸,除去多余的單元,插入緩沖器和反相器等技術(shù)來完成設(shè)計的Postplace優(yōu)化,改善時鐘的偏斜,來優(yōu)化時序。
4優(yōu)化時序結(jié)果
手動優(yōu)化布局比一般自動布局的時鐘偏斜結(jié)果要優(yōu),時鐘偏斜更小。新的優(yōu)化方式使得在滿足時序的條件下,芯片面積可以更小。結(jié)果如下表所示。優(yōu)化時鐘樹后最終的時序結(jié)果:建立時間余量為0.258 ns,保持時間余量為-0.079 ns,可以在布線后優(yōu)化為正。
5結(jié)論
隨著集成電路工藝幾何尺寸的不斷縮小,芯片面積的不斷減小,對于時序的要求越來越高,時鐘樹優(yōu)化顯得尤為重要,本文以數(shù)字電視發(fā)端調(diào)制器芯片為例,提出了新的同步分頻時鐘設(shè)計方法,介紹了為優(yōu)化時序采用的布局技巧,以及手動優(yōu)化時鐘樹,減少時鐘偏斜等方法。從結(jié)果可以看出,合理設(shè)計和布置時鐘樹結(jié)構(gòu),不僅可以優(yōu)化時序,還可以減少大量的布線資源,減少芯片面積。
參考文獻(xiàn)
[1] 千路,林平分. ASIC后端設(shè)計中的時鐘偏移以及時鐘樹綜合[A]
[2] 張曉林. 數(shù)字電視設(shè)計原理[M]. 北京:高等教育出版社, 2008. 359-368
[3] SYNOPSYS. Astro Workshop Student Guide[S].V-2005.06
[4] 王芊莉.數(shù)字電視機(jī)頂盒芯片數(shù)字后端設(shè)計[D].北京工業(yè)大學(xué),2006
[5] 何小虎,胡慶生,肖潔.深亞微米下ASIC后端設(shè)計和實(shí)例.中國集成電路[J], 2006,第87期:37-42
集成電路設(shè)計方案范文4
關(guān)鍵詞 能效監(jiān)測；SOC；RN8316
中圖分類號：TM76 文獻(xiàn)標(biāo)識碼：A 文章編號：1671-7597（2014）09-0015-03
能源作為世界發(fā)展和經(jīng)濟(jì)增長最基本的驅(qū)動力，是人類賴以生存的基礎(chǔ)。但隨著人口的日益增加和能源的不斷消耗，能源匱乏問題日益突出。電力作為重要的能源形式，在終端能源消費(fèi)中所占比重不斷增大，因此，建設(shè)更加安全、可靠、環(huán)保、經(jīng)濟(jì)的電力系統(tǒng)，不僅能在很大程度上化解資源、環(huán)境和投資壓力，而且還將帶來巨大的節(jié)電效益、經(jīng)濟(jì)效益、環(huán)境效益和社會效益[1-2]。國內(nèi)外研究和實(shí)踐證明，通過實(shí)施需求側(cè)管理、用能服務(wù)及能效監(jiān)測，可以優(yōu)化終端用戶用電方式、緩解電力供需的矛盾和提高系統(tǒng)可靠性、減緩電網(wǎng)設(shè)施的投資壓力、提高耗能企業(yè)的能源利用水平、減少能源的消耗、提高能源利用率、緩解能源的供需矛盾[3]。
隨著微電子技術(shù)和設(shè)計制造技術(shù)的發(fā)展，集成電路設(shè)計從晶體管的集成發(fā)展到邏輯門的集成，現(xiàn)在又發(fā)展到IP（Intellectual Property）的集成，即片上系統(tǒng)SOC（System-On-Chip）[4-6]。與單功能芯片相比，SOC芯片具有集成度高、體積小、印制電路板（PCB）空間占用少、功耗低、抗電磁干擾能力強(qiáng)、可靠性高、成本低等優(yōu)勢。同時，可以有效地降低電子、信息系統(tǒng)產(chǎn)品的開發(fā)成本，縮短開發(fā)周期，提高產(chǎn)品的競爭力[7]。
1 RN8316（SOC）簡介
圖1 RN8316系統(tǒng)框圖
RN8316是深圳銳能微公司提供的一款低功耗、高性能、寬電壓、高集成度、高精度的三相MCU芯片，產(chǎn)品系統(tǒng)框圖如圖1所示。該產(chǎn)品內(nèi)嵌32位ARM Cortex-M0核，最高運(yùn)行頻率可達(dá)29.4812MHz，最大支持224Kbytes FLASH存儲器、16Kbytes SRAM和16Kbytes EEPROM，內(nèi)置單cycle乘法器（32bit*32bit）、CM0內(nèi)嵌系統(tǒng)定時器、2個DMA控制器，支持外部中斷等多種喚醒方式，提供完善的集成開發(fā)軟硬件環(huán)境。該芯片支持高速GPIO，可與不同電壓外設(shè)器件連接，最大支持10位ADC，8*32位的LCD，支持芯片電源電壓及外部電壓檢測。通信接口最大支持6路UART，2個7816口，1路I2C和1路SPI。同時，RN8316還集成了RTC、看門狗和加密處理器。
2 硬件電路設(shè)計
電力能效監(jiān)測終端主要由電源模塊、計量單元、存儲單元、載波模塊、通信模塊、直流模擬量采集等部分組成。系統(tǒng)的結(jié)構(gòu)框圖如圖2所示。
圖2 電力能效監(jiān)測終端設(shè)計框圖
2.1 電源模塊設(shè)計
為保證終端能夠穩(wěn)定工作，并具有良好的電磁兼容特性，電源模塊采用三路電源供電，分別為主電源8 V、兩路12 V輔助電源，之間相互隔離。主電源VDD8V通過LDO降為VDD5V和VDD3.3V電源，主電源5 V為SOC、紅外、電能質(zhì)量監(jiān)測模塊供電，主電源3.3V給計量芯片供電。一路ZB12V輔助電源用于載波電路供電；另一路AUX12V輔助電源為遙信電路供電，同時通過LDO降為AUX5V，為RS485、直流模擬量電路供電。電源電路設(shè)計如圖3所示。
2.2 采樣計量單元
采樣計量單元是電力能效監(jiān)測終端的重要單元，設(shè)計中采用銳能微公司的RN8302計量芯片來實(shí)現(xiàn)對電壓、電流、功率、功率因數(shù)、諧波等數(shù)據(jù)的計量，并輸出有功、無功脈沖。RN8302占用SOC一路SPI，同時SOC配置中斷、復(fù)位口從而能夠?qū)崿F(xiàn)對計量芯片的控制和通信。RN8302管腳資源配置如圖4所示。
圖4 RN8302管腳資源配置
采樣電路中，考慮到生產(chǎn)成本和計量精度，電壓采樣采用電阻分壓采樣的方式，UA/UAN，UB/UBN，UC/UCN為采樣信號，而電流采樣采用電流互感器采樣的方式，IAP/IAN，IBP/IBN，ICP/ICN為采樣信號，電路圖分別如圖5和圖6所示，電壓采樣電路中的1K電阻和電流采樣電路中的5R電阻采用精度1%的精密電阻，電容用于去耦和濾波，以保障采樣精度。同時電壓采樣信號可用于電能質(zhì)量的監(jiān)測，擴(kuò)展電力能效監(jiān)測終端的功能配置。
圖5 電壓采樣電路
圖6 電流采樣電路
2.3 遙信電路
電力能效監(jiān)測終端配置兩路遙信端口，使用光耦LVT-816同SOC進(jìn)行隔離。遙信電路原理圖如圖7所示。
圖7 遙信電路
2.4 RS485電路
在實(shí)際工程運(yùn)用中，由于受到工程人員操作能力，經(jīng)驗(yàn)等因素的影響，RS485的A、B端子常常接反，導(dǎo)致不能夠正常抄表。因此，在電力能效監(jiān)測終端RS485電路的設(shè)計中，采用了無極性485芯片ECH485NE，A、B端子正反接都能夠正常通信。終端配置兩路RS485電路，分別用于抄表和維護(hù)，占用SOC兩路UART端口，485芯片用光耦同SOC進(jìn)行隔離。RS485電路如圖8所示。
2.5 直流模擬量電路
直流模擬量電路主要針對非電氣量的采集，該能效終端采用瑞薩電子的RL78/G13系列單片機(jī)進(jìn)行控制，SOC通過一路UART端口進(jìn)行通信，并配置復(fù)位腳進(jìn)行控制。直流模擬量電路通過光耦同主電路進(jìn)行隔離，終端配置了兩路信號的采集，拓展了數(shù)據(jù)的采集范圍，實(shí)現(xiàn)了采集和能效監(jiān)測的多樣化。直流模擬量采集電路圖如圖9所示。
2.6 載波電路
電力能效監(jiān)測終端的載波用于同能效采集服務(wù)器進(jìn)行通信，載波電路占用SOC一路UART端口用于收發(fā)數(shù)據(jù)，占用一路7816口實(shí)現(xiàn)載波的設(shè)置、復(fù)位、事件輸出等功能，并通過光耦同SOC進(jìn)行隔離，接口標(biāo)準(zhǔn)符合最新國網(wǎng)三相電表規(guī)范，可方便插拔和替換多個廠家的載波模塊，提升了產(chǎn)品的兼容性。載波電路如圖10所示。
3 結(jié)束語
本文在智能用電及能效管理的基礎(chǔ)上，根據(jù)電力能效監(jiān)測終端技術(shù)標(biāo)準(zhǔn)，采用SOC芯片RN8316，進(jìn)行了硬件的設(shè)計。相對于傳統(tǒng)的基于獨(dú)立功能芯片的用電終端，基于SOC的電力能效監(jiān)測終端在功耗，穩(wěn)定性，可靠性等方面表現(xiàn)更加優(yōu)異，并且體積小，所用元器件少，生產(chǎn)成本較低，具有良好的市場前景。
參考文獻(xiàn)
[1]余貽鑫.面向21世紀(jì)的智能配電網(wǎng)[J].南方電網(wǎng)技術(shù)研究，2006，2（6）：14-16.
[2]陳樹勇，宋書芳，李蘭欣，等.智能電網(wǎng)技術(shù)綜述[J].電網(wǎng)技術(shù)，2009，33（8）：1-7.
[3]虞斐，孔繁虹，梅生偉，許哲雄.智能電網(wǎng)下的新型能源管理系統(tǒng)設(shè)計方案[J].華東電力，2009（7）：1176-1178.
[4]周曉紅.新型智能電表的發(fā)展現(xiàn)狀及趨勢[J].中國高新技術(shù)企業(yè)，2011（11）：119-120.
[5]中國化工儀器.我國儀器儀表行業(yè)現(xiàn)狀及發(fā)展趨勢[J].中國計量，2011（1）：78-81.
[6]靜恩波.智能電網(wǎng)AMI中的智能電表系統(tǒng)設(shè)計[J].電測與儀表，2010，47（7A）：36-39.
[7]趙定遠(yuǎn).SOC與嵌入式系統(tǒng)[J].成都大學(xué)學(xué)報（自然科學(xué)版），2007（4）：305-308.
作者簡介
集成電路設(shè)計方案范文5
關(guān)鍵詞：鍵盤； 觸摸按鍵； WTC6216； 消費(fèi)電子產(chǎn)品
中圖分類號：TN71034 文獻(xiàn)標(biāo)識碼：A 文章編號：1004373X(2012)10016003
隨著現(xiàn)代電子技術(shù)尤其是人機(jī)接口技術(shù)的不斷發(fā)展，觸摸式按鍵在電子產(chǎn)品和手持式儀器中得到越來越廣泛應(yīng)用。相對傳統(tǒng)的機(jī)械式按鍵，觸摸式按鍵具有明顯的技術(shù)優(yōu)勢，不但系統(tǒng)硬件結(jié)構(gòu)簡單，生產(chǎn)成本低，而且在使用中不易磨損損壞，提高了按鍵的使用壽命。此外觸摸式按鍵還可以增加產(chǎn)品外觀設(shè)計的靈活性，提升產(chǎn)品的品質(zhì)。本文提出了一種基于WTC6216ASI集成電路的觸摸式按鍵設(shè)計方案，具有較高的實(shí)用性。
1 電容式觸摸按鍵工作原理
觸摸式按鍵可分為電阻式觸摸按鍵和電容式觸摸按鍵。任何兩個導(dǎo)電的物體之間都存在著感應(yīng)電容，一個按鍵即一個焊盤與大地也可構(gòu)成一個感應(yīng)電容［1］，在周圍環(huán)境不變化的情況下，該感應(yīng)電容值是固定不變的微小值。當(dāng)有人體手指靠近觸摸按鍵時，人體手指與大地構(gòu)成的感應(yīng)電容并聯(lián)焊盤與大地構(gòu)成的感應(yīng)電容，會使總感應(yīng)電容值增加［2］。觸摸按鍵芯片在檢測到某個按鍵的感應(yīng)電容值發(fā)生改變后，將輸出某個按鍵被按下的確定信號。
WTC6216ASI集成電路是為實(shí)現(xiàn)人體觸摸界面而設(shè)計的電容式觸摸感應(yīng)芯片，最多能支持16個相互獨(dú)立的觸摸式按鍵。使用WTC6216ASI集成電路設(shè)計的觸摸式按鍵功耗小，元器件少，硬件電路結(jié)構(gòu)簡單，其提供的對應(yīng)輸出能與單片機(jī)直接接口。WTC6216ASI集成電路自身的設(shè)計涵蓋了EMI/EMC及高抗噪聲電路，抗干擾能力強(qiáng)，可以自動克服由于靜電放電、電磁干擾或污染物在鍵盤表面堆積所帶來的干擾。同時該電路具有環(huán)境溫度和環(huán)境濕度的自適應(yīng)能力，能在各種惡劣環(huán)境下提供良好的精確性和操作的一致性，工作性能穩(wěn)定。此外，WTC6216ASI集成電路還具有相鄰按鍵的抑制功能，可以防止相鄰按鍵之間因相互干擾而產(chǎn)生的誤動作，可使用在按鍵間距較小的密集型鍵盤（按鍵間距不小于2 mm）上，在日常生活的電子產(chǎn)品和手持式儀器設(shè)計中完全滿足技術(shù)上的要求。
WTC6216ASI使用高精度16位數(shù)字電容轉(zhuǎn)換器(CDC)檢測焊盤（電容傳感器）上感應(yīng)電容值變化來識別人體手指的觸摸動作。數(shù)字電容轉(zhuǎn)換器將檢測數(shù)據(jù)輸入到內(nèi)嵌的RISC處理器，RISC處理器通過可靠的高效算法對檢測數(shù)據(jù)進(jìn)行處理。當(dāng)RISC處理器判斷感應(yīng)盤上有有效觸摸發(fā)生時，會在100 ms內(nèi)發(fā)出相應(yīng)的指示確定某個按鍵被按下，方便系統(tǒng)根據(jù)按鍵進(jìn)行操作控制。WTC6216ASI發(fā)出的指示包含兩個部分：被按下按鍵的BCD編碼和按鍵被按下有效指示狀態(tài)。引腳data3～data0是輸出確定被按下按鍵的BCD編碼，引腳out_flag是輸出按鍵被按下有效指示狀態(tài)，其中“1”表示無有效按鍵被按下；“0”表示有按鍵被按下。引腳out_flag與引腳data3～data0的時序輸出關(guān)系如圖1所示。
圖1 按鍵輸出時序圖2 觸摸式按鍵的硬件設(shè)計
觸摸式按鍵的硬件電路由主控電路、按鍵背光電路和觸摸按鍵檢測電路等三個部分組成如圖2所示。
主控電路選用在系統(tǒng)可編程的STC89C52單片機(jī)，該單片機(jī)具有512 B的片內(nèi)RAM數(shù)據(jù)存儲器，8 KB片內(nèi)FLASH程序存儲器，完全能夠滿足系統(tǒng)程序運(yùn)行和數(shù)據(jù)存儲的需要。此外該單片機(jī)寬電壓工作，抗干擾能力強(qiáng)，能在電源環(huán)境比較惡劣下穩(wěn)定的工作。
圖2 帶背光觸摸按鍵硬件電路原理圖 該觸摸按鍵檢測電路支持檢測12個相互獨(dú)立的觸摸按鍵。由于WTC6216ASI芯片最大支持可使用16個相互獨(dú)立的傳感器通道，為保證WTC6216ASI能正常穩(wěn)當(dāng)?shù)墓ぷ鳎罩貌挥玫膫鞲衅魍ǖ啦荒軕铱眨仨殞⑺鼈儾⒙?lián)接在一起后用一個10 kΩ的上拉電阻與WTC6216ASI電源連接。觸摸按鍵的靈敏度由連接在引腳CSEL上的電容調(diào)節(jié)決定，而電容值的大小一般由鍵盤上的隔離介質(zhì)厚薄決定，隔離介質(zhì)越厚則電容值越大，一般取電容值在0.047～0.08 μF之間。同時為獲得測量效果最穩(wěn)定，引腳CSEL上的電容最好使用溫度系數(shù)較小、精度5%的滌綸電容，并且在PCB布線時引腳CSEL上的電容要盡量靠近WTC6216ASI芯片。按鍵背光電路則用來指示系統(tǒng)在當(dāng)前工作狀態(tài)下鍵盤的有效觸摸按鍵。
由于WTC6216ASI芯片傳感器通道測量的是電容的微小變化，因此對供電電路的穩(wěn)定性有較高的要求。在設(shè)計供電電路時要求電源的紋波和噪聲要小，注意避免由電源串入強(qiáng)干擾。當(dāng)觸摸式按鍵直接使用主機(jī)的5 V電源時，要在WTC6216ASI芯片使用的電源之前加電源濾波電路，如圖3所示。該電路抑制電源噪聲的能力較好，但連接較大的負(fù)載時容易產(chǎn)生自激，因此，此電源濾波電路除對WTC6216ASI芯片供電外最好不要接其他負(fù)載。
集成電路設(shè)計方案范文6
【關(guān)鍵詞】標(biāo)準(zhǔn)CMOS；工藝；肖特基二極管；集成；設(shè)計；實(shí)現(xiàn)
隨著射頻無線通信事業(yè)的發(fā)展和移動通訊技術(shù)的進(jìn)步，射頻微波器件的性能與速度成為人們關(guān)注的重點(diǎn)，市場對其的需求也日益增多。目前，CMOS工藝是數(shù)字集成電路設(shè)計的主要工藝選擇，對于模擬與射頻集成電路來說，選擇的途徑有多種，例如Si雙極工藝、GaAs工藝、CMOS工藝等，在設(shè)計中，性能、價格是主要的參考依據(jù)。除此以外，工藝的成熟度及集成度也是重要的考慮范疇。
1.概述
對于射頻集成電路而言，產(chǎn)品的設(shè)計周期與上市時間的縮短都是依賴仿真精確預(yù)測電路性能的設(shè)計環(huán)境的功能。為了使設(shè)計環(huán)境體現(xiàn)出高效率，精確的器件模型與互聯(lián)模型是必須要具備的，在設(shè)計工具中非常重要，對于射頻與模擬技術(shù)，器件模型決定了仿真的精度。采用CMOS工藝，在射頻集成電路上的應(yīng)用時間還補(bǔ)償，也使得在一些模型方面還不完善。對于射頻CMOS集成電路而言，對其影響最大的是寄生參數(shù)，在低頻環(huán)境下，由于對這些寄生參數(shù)的忽視，往往使電路的高頻性能受到影響。肖特基二極管具有自身獨(dú)特的優(yōu)勢，例如快速開關(guān)速度和低正向壓降。由于這些優(yōu)異的高頻性能，他們有被廣泛應(yīng)用在開機(jī)檢測離子和微波網(wǎng)絡(luò)電路中。肖特基二極管通常制作的款式包括n型或p型半導(dǎo)體金屬材料，如砷GaAs和SiC。正向偏置的肖特基二極管的性能是由多數(shù)載流子器件，少數(shù)載流子主要是確定這些p型或n型二極管的屬性。為了改善高頻性能和集成電路的電源電壓減小到現(xiàn)代集成電路，集成的肖特基二極管是很重要的。但可以用于集成肖特基二極管的過程常常是沒有現(xiàn)成的，不能和CMOS電路單片集成。以往根據(jù)其設(shè)計，在標(biāo)準(zhǔn)CMOS工藝基礎(chǔ)上制造出肖特基二極管。在本文中，主要針對集成肖特基二極管的設(shè)計及實(shí)現(xiàn)進(jìn)行描述，并且基于成本考慮，該標(biāo)準(zhǔn)CMOS工藝基礎(chǔ)上肖特基二極管生產(chǎn)工藝不需要任何修改。所測量的結(jié)果也符合要求，在SPICE仿真模型中得到驗(yàn)證。
2.CMOS工藝技術(shù)
近幾十年，因?yàn)镃MOS技術(shù)的發(fā)展，也使得在制造射頻集成電路時，采用CMOS技術(shù)得以實(shí)現(xiàn)。但是，因?yàn)镃MOS制造工藝通常是以數(shù)字電路作為導(dǎo)向。面向數(shù)字電路設(shè)計的CMOS首先由芯片代工廠研發(fā)出來，注重功率耗散與時速。在數(shù)字CMOS工藝快速發(fā)展成熟以后，在其基礎(chǔ)上，通過修改制程與添加掩膜層實(shí)現(xiàn)信號的混合及模擬射頻CMOS工藝。傳統(tǒng)CMOS工藝包含BJTs、MOSFETs以及各種電阻，如擴(kuò)散電阻、多晶硅電阻及N阱電阻。但是，對于CMOS工藝而言，還應(yīng)該涵蓋各種高頻無源器件，例如變?nèi)荻O管、MIM電容、高Q值電桿及變壓器等。同樣，作為肖特基二極管來說，也是CMOS工藝技術(shù)的重要環(huán)節(jié)。例如，需要額外高能離子注入形成深注入N阱降低程度耦合與噪聲系數(shù)。需要注意的是，盡管射頻CMOS工藝是基于數(shù)字CMOS工藝而來，但其不僅僅是添加幾層掩膜來實(shí)現(xiàn)高頻無源器件，對于器件的性能而言，射頻工藝與數(shù)字工藝的優(yōu)化目標(biāo)是不同的，在進(jìn)行改進(jìn)的時候，也有可能與傳統(tǒng)的CMOS工藝發(fā)生沖突。
3.肖特基二極管的工作原理
之所以金屬半導(dǎo)體能夠形成對壘，主要原因是由于不同的功函數(shù)引起的。將金屬的功函數(shù)定義為技術(shù)費(fèi)米能級與真空能級間的能量差，表示一個起始能量與費(fèi)米能級相等的電子由金屬內(nèi)部移向真空中所需要的最小能量。該能量需要克服金屬晶格與被拉電子與其它電子間的作用，還有一個作用是用來克服金屬表面存在的偶極矩。因此，功函數(shù)的大小在一定程度上可以表述電子在金屬中被束縛的強(qiáng)度。和金屬類似，半導(dǎo)體的功函數(shù)也被定義為費(fèi)米能級與真空能級間的能量差，因?yàn)榘雽?dǎo)體的費(fèi)米能級通常處于禁帶中，禁帶中一般沒有電子，因此該功函數(shù)的定義就可以看做是將電子帶導(dǎo)帶或者價帶移向真空能級需要的平均能量。對于半導(dǎo)體來說，還有一個很重要的參數(shù)，就是電子親和能，表示板代替導(dǎo)帶底的電子向外逸出所需要的最小能量。
對于肖特基勢壘的形成而言，假設(shè)現(xiàn)有一塊n型半導(dǎo)體和一塊金屬，兩者具有相同的真空電子能級，假設(shè)半導(dǎo)體的功函數(shù)比金屬的功函數(shù)小，同時，假設(shè)半導(dǎo)體表面無表面態(tài)，那么其能帶到表面都是平直的。此時，兩者就形成一個統(tǒng)一的電子系統(tǒng)，因?yàn)榻饘俚馁M(fèi)米能級比半導(dǎo)體的費(fèi)米能級低，因此半導(dǎo)體中的電子就會流向金屬，這樣金屬表面就會帶負(fù)點(diǎn)，半導(dǎo)體帶正電。所帶電荷在數(shù)值上是等同的，因此對于整個系統(tǒng)來說，還是保持電中性，從而提高了半導(dǎo)體的電勢，降低了金屬的電勢。如果電勢發(fā)生變化，所有的電子能級及表面電子能級都會隨之變化，使之趨于平衡狀態(tài)，半導(dǎo)體和金屬的費(fèi)米能級在同一水平上時，電子的凈流動不會出現(xiàn)。原來的費(fèi)米能級的差異被二者之間的電勢差進(jìn)行補(bǔ)償，半導(dǎo)體的費(fèi)米能級下降。
4.肖特基二極管的設(shè)計和布局
這種設(shè)計是基于標(biāo)準(zhǔn)CMOS工藝下，通過MPW在0.35μm工藝中得到實(shí)現(xiàn)的。當(dāng)金屬層直接沉積到低摻雜n型或p型半導(dǎo)體區(qū)域，形成一個肖特基二極管。當(dāng)這兩種材料彼此接觸，由于電勢差的存在就會產(chǎn)生一個勢壘高度，電子必須克服的電流才能流入。低摻雜的半導(dǎo)體上的金屬的陽極和半導(dǎo)體動脈插管，通過歐姆接觸在陰極上。在我們的設(shè)計中只使用n型肖特基二極管。跨節(jié)的Al-Si肖特基二極管如圖1所示。
在該設(shè)計中，沒有出現(xiàn)P+有源區(qū)在n阱接觸下接觸材料是鋁面積（等于到dxd）。因此，金屬層將直接連接到低摻雜n阱區(qū)。其結(jié)果是形成了的Al-Si的肖特基二極管接觸。對于鑄造工藝中需要確定的參數(shù)，例如密度、功函數(shù)等，只能通過對該區(qū)域的肖特基二極管進(jìn)行控制得以實(shí)現(xiàn)，進(jìn)行二極管的I-V曲線或者其它參數(shù)的修改。
根據(jù)標(biāo)準(zhǔn)CMOS工藝基礎(chǔ)上的肖特基二極管的布局及設(shè)計。首先，為了降低肖特基二極管的串聯(lián)電阻，肖特基和歐姆接觸電極之間的距離按照設(shè)計規(guī)則被設(shè)置為最小允許的距離。其次，采用肖特基二極管布局的方法。交織式的布局為每一個串聯(lián)電阻提供了并聯(lián)連接的途徑，這是肖特基接觸的優(yōu)勢所在。
5.所制作的二極管的測定結(jié)果
根據(jù)MPW，對肖特基二極管的不同部位通過三種交織方法進(jìn)行標(biāo)準(zhǔn)CMOS工藝下的0.35μm制造，并對測得的結(jié)果進(jìn)行了討論。
5.1 I-V的功能
基于對串聯(lián)電阻的考慮，肖特基二極管的IV功能可表示為：
通過擬合公式（3）和所測得的結(jié)果，我們可以得到實(shí)現(xiàn)SBD的方法，如表1的參數(shù)所示。
從表1中可以觀察到，隨著相互交織的樹木的增多，串聯(lián)電阻的阻值明顯的降低。
為實(shí)現(xiàn)SBD的測量，勢壘高度B的測量的統(tǒng)計結(jié)果如圖3所示。在所測的90個樣本中，SBD1、SBD2、SBD3各30個樣本，從而求得實(shí)現(xiàn)SBD的勢壘高度為0.44eV左右。
擊穿電壓是4.5V左右，在今后的工作中，在正常的SBD設(shè)計與生產(chǎn)中，擊穿電壓可以延長一些方法的使用，例如在自對準(zhǔn)保護(hù)環(huán)境與SBD的制造過程中，
5.2 C-V的功能
其中，Nd為摻雜濃度的n-阱，Φn是費(fèi)米能級之間的電位差和導(dǎo)帶邊緣相等于（EC-Ef）/q。
圖4顯示了測得的反向偏壓為SBD的C-V曲線。
5.3 S參數(shù)測量和SBD高頻建模
為了測量高頻率的S參數(shù)設(shè)計的設(shè)備，每個SBD被放置了有三個探頭焊盤。中間信號墊的大小是85μm×85μm和頂部/底部的的地面尺寸是85μm×135μm的。使用GSG探頭和網(wǎng)絡(luò)分析儀，我們可以得到S參數(shù)設(shè)計的SBD。但是，S參數(shù)的直接測量結(jié)果包括墊片、金屬線和覆蓋的寄生電容。對于設(shè)計的設(shè)備而言，盡管寄生參數(shù)是非常小的，但這些寄生參數(shù)是絕對不能被忽視的，在計算的時候應(yīng)該將GSG探頭直接測量的S參數(shù)減去。在本文所研究的設(shè)計中，我們制作兩個虛擬的GSG信號墊作為測試裝置，假如兩個信號墊一個是偽GSG信號墊，一個是SBD信號墊，且兩個信號墊同等大小。除此以外的虛擬信號墊都是開放的，這也就是我們所說的開放式信號墊。S參數(shù)由啞墊進(jìn)行測量。接著就可以得到信號墊和金屬線的寄生電阻和電容。將這些寄生參數(shù)減去，就能夠得到S參數(shù)的無寄生電阻和電容。將這種方法稱之為去嵌入技術(shù)。
使用測得的S參數(shù)可以抽象為高頻模擬SPICE模型。圖5顯示SBD仿真離子模型的實(shí)現(xiàn)。L1和L2顯示出的輸入和輸出串聯(lián)電感。Ci和Co表示陽極輸入輸出電容和陰極節(jié)點(diǎn)。C1具有相互交織的肖特基二極管的兩個端口之間的寄生電容。R1和R2為連接S參數(shù)下NWLL到地面下電阻的n-阱的模型。pn二極管反映的寄生蟲n阱p-次二極管。在我們的設(shè)計中，可以用得到的pn二極管的參數(shù)通過標(biāo)準(zhǔn)CMOS工藝0.35μm的SPICE模型。
如圖6所示，為S參數(shù)SBD1測量和模擬。表2給出了仿真離子模型的參數(shù)，頻率SBD1從50MHz到40GHz，該模型可以匹配到30GHz的測量結(jié)果。
6.結(jié)束語
隨著無線通訊具有的靈活性和高機(jī)動性的特點(diǎn)，其應(yīng)用越來越廣泛，也順應(yīng)了市場的需求。由于CMOS工藝在諸多的工藝中最為成熟、成本最低，卻功耗最小，因此得到廣泛的應(yīng)用，隨著技術(shù)的不斷成熟，CMOS工藝基礎(chǔ)上的肖特基二極管設(shè)計及實(shí)現(xiàn)也成為現(xiàn)實(shí)。也是未來射頻集成電路發(fā)展的必然趨勢。通過MPW在標(biāo)準(zhǔn)CMOS工藝制造的肖特基勢壘二極管中的設(shè)計應(yīng)用，可知鋁硅接觸的勢壘高度約0.44eV。通過I-V，C-V和S參數(shù)測量可以實(shí)現(xiàn)SBD。通過本文所示，SBD設(shè)計的優(yōu)勢較為明顯，最為顯著的是設(shè)計成本較低，能夠被廣泛的應(yīng)用與商業(yè)標(biāo)準(zhǔn)的CMOS工藝中。在以后的工作中，更多的重點(diǎn)將集中在標(biāo)準(zhǔn)CMOS工藝設(shè)計的SBD的反向擊穿電壓和頻率范圍擴(kuò)展。
參考文獻(xiàn)
[1]張興杰，張世林，韓磊，郭維廉，侯賀剛，毛陸虹，謝生.標(biāo)準(zhǔn)CMOS工藝新型多晶硅PIN-LED的設(shè)計與實(shí)現(xiàn)[J].光電子.激光，2013（15）.
[2]孫旭光，張春，李永明，王志華，陳弘毅.超高頻無源RFID標(biāo)簽的一些關(guān)鍵電路的設(shè)計[J].中國集成電路，2007（5）.
[3]陳鵬飛，陳許建，喻祖華，戴葵，鄒雪城.基于標(biāo)準(zhǔn)CMOS工藝的UHF無源通訊電源電路設(shè)計與實(shí)現(xiàn)[J].固體電子學(xué)研究與進(jìn)展，2012（25）.
[4]孫旭光，張春，李永明，王志華，陳弘毅.超高頻無源RFID標(biāo)簽的一些關(guān)鍵電路的設(shè)計[J].中國集成電路，2007.
[5]鄒勉.安森美半導(dǎo)體集成肖特基二極管的30V MOS-FET問世[J].半導(dǎo)體信息，2010（15）.
[6]姜蘭舉.肖特基二極管原理及應(yīng)用[J].電子報，2008（6）.
[7]朱偉鋼，張德忠，付紅兵.一維軸向有機(jī)無機(jī)異質(zhì)結(jié)肖特基二極管的制備及性能研究[J].化學(xué)學(xué)報，2012（28）.
[8]陳剛，陳雪蘭，柏松，李哲洋，韓平.4H-SiC外延中的缺陷及其對肖特基二極管的影響[J].半導(dǎo)體技術(shù)，2008（31）.
[9]肖新東，張世林，毛陸虹，謝生，陳燕.標(biāo)準(zhǔn)CMOS工藝下單片集成MSM光電探測器的2Gb/s光接收機(jī)[J].科學(xué)通報，2011（15）.
